特許
J-GLOBAL ID：200903028364092811

不揮発性半導体記憶装置及びその製造方法

発明者：
鬼頭 傑

鬼頭 傑 について

, 
井上 裕文

井上 裕文 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 特許業務法人高橋・林アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2006-283117
公開番号（公開出願番号）：特開2008-103429
出願日： 2006年10月17日
公開日（公表日）： 2008年05月01日
要約：
【課題】ワード線電極へのコンタクトの加工工程を短縮してコスト削減を可能とする、メモリセルを三次元的に積層した不揮発性半導体記憶装置を提供する。【解決手段】基板と、前記基板に対して垂直に形成された柱状半導体と、前記柱状半導体の周りに形成された第1の絶縁膜と、前記第1の絶縁膜の周りに形成された電荷蓄積層と、前記電荷蓄積層の周りに形成された第2の絶縁膜と、前記第2の絶縁膜の周りに形成された導電体層7とを有する電気的に書き換え可能なメモリセルが直列に接続されたメモリストリングスと、前記導電体層7と駆動回路3とを接続するコンタクトとを備え、前記導電体層7の端部は前記基板に対して上方に折り曲げられ、且つ折り曲げられた前記導電体層7の各端面上に前記コンタクトが設けられていることを特徴とする不揮発性半導体記憶装置1を構成する。【選択図】図1
請求項（抜粋）：
基板と、 前記基板に対して垂直に形成された柱状半導体と、前記柱状半導体の周りに形成された第1の絶縁膜と、前記第1の絶縁膜の周りに形成された電荷蓄積層と、前記電荷蓄積層の周りに形成された第2の絶縁膜と、前記第2の絶縁膜の周りに形成された導電体層とを有する電気的に書き換え可能なメモリセルが直列に接続されたメモリストリングスと、 前記導電体層と駆動回路とを接続するコンタクトとを備え、 前記導電体層の端部は前記基板に対して上方に折り曲げられ、且つ折り曲げられた前記導電体層の各端面上に前記コンタクトが設けられていることを特徴とする不揮発性半導体記憶装置。
IPC (4件)：
H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (2件)：
H01L27/10 434 ,  H01L29/78 371
Fターム (46件)：
5F083EP18 ,  5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083ER09 ,  5F083ER19 ,  5F083ER23 ,  5F083GA10 ,  5F083GA28 ,  5F083JA04 ,  5F083JA19 ,  5F083JA35 ,  5F083JA36 ,  5F083JA39 ,  5F083JA56 ,  5F083KA01 ,  5F083KA05 ,  5F083KA11 ,  5F083KA20 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083NA01 ,  5F083NA08 ,  5F083PR41 ,  5F083ZA03 ,  5F083ZA04 ,  5F101BA45 ,  5F101BB02 ,  5F101BC02 ,  5F101BD02 ,  5F101BD10 ,  5F101BD16 ,  5F101BD22 ,  5F101BD27 ,  5F101BD30 ,  5F101BD34 ,  5F101BD35 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BH21 ,  5F101BH23
引用特許：
出願人引用 (3件)
  • 半導体記憶装置及びその製造方法
    公報種別：公開公報   出願番号：特願2001-264928   出願人：舛岡富士雄, シャープ株式会社
  • 米国特許第5,599,724号
  • 米国特許第5,707,885号
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM