特許
J-GLOBAL ID：200903028382753396

素子集積回路

発明者：
池田 健

池田 健 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 大澤 斌 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-139652
公開番号（公開出願番号）：特開2002-334978
出願日： 2001年05月10日
公開日（公表日）： 2002年11月22日
要約：
【要約】【課題】 出力素子の出力を調整できる構成を備えた素子集積回路、例えば受光素子の出力を調整できる構成を備えた光集積回路を提供する。【解決手段】 本光集積回路10は、フォトダイオード12と、外部に信号を出力する出力端子14と、フォトダイオード12と出力端子14との間に設けられたゲイン調整回路16とをシリコン基板上に備えている。ゲイン調整回路は、予め作り込まれている並列接続の複数個の抵抗素子からなる抵抗回路18から、ゲイン調整回路が所定の抵抗値になるように抵抗素子を選択し、選択した抵抗素子で再構成された抵抗回路である。抵抗回路は、R1 〜Rn のn個の抵抗素子をAl配線等の金属配線20で入力線22及び出力線24に並列に接続してなる抵抗回路である。R1 とR2 とを選択すると、ゲイン調整回路の抵抗値Rは、R=(R1 ×R2 )/(R1 +R2 )となる。R1 及びR2 を選択する際には、R1 及びR2 以外のR3 〜Rn の金属配線20をレーザ光等によって切断すれば良い。
請求項（抜粋）：
信号を出力する出力素子と、信号を外部に出力する出力端子と、出力素子と出力端子との間に設けられ、出力素子から出力された信号の信号強度を回路抵抗の大小により調整するゲイン調整回路とを半導体基板上に有する素子集積回路であって、ゲイン調整回路が、予め作り込まれている並列接続の複数個の抵抗素子からなる抵抗回路から少なくとも一つの抵抗素子を選択し、選択した抵抗素子以外の抵抗素子を非導通状態にして再構成してなる抵抗回路として構成されていることを特徴とする素子集積回路。
IPC (6件)：
H01L 27/14 ,  G11B 7/125 ,  G11B 7/13 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 31/10
FI (5件)：
G11B 7/125 C ,  G11B 7/13 ,  H01L 27/14 Z ,  H01L 31/10 G ,  H01L 27/04 V
Fターム (22件)：
4M118AA10 ,  4M118AB10 ,  4M118BA02 ,  4M118CA02 ,  5D119AA01 ,  5D119AA38 ,  5D119BA01 ,  5D119BB01 ,  5D119BB02 ,  5D119BB03 ,  5D119FA23 ,  5D119KA02 ,  5D119KA29 ,  5D119KA43 ,  5D119NA06 ,  5F038AV03 ,  5F038EZ20 ,  5F049MA01 ,  5F049NA19 ,  5F049NB08 ,  5F049UA05 ,  5F049UA20
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM