特許
J-GLOBAL ID：200903028464825913
半導体装置の検査方法
発明者：
出願人/特許権者：
代理人 (1件)：
藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平11-132025
公開番号（公開出願番号）：特開2000-323546
出願日： 1999年05月12日
公開日（公表日）： 2000年11月24日
要約：
【要約】【課題】 ホール形成時におけるエッチングストップ現象又は抜け不良の発生の有無を簡単な外観検査により検査することができ、製造不良を早期に発見することができると共に、次工程への流出を防止することができる半導体装置の検査方法を提供する。【解決手段】 半導体基板1上に膜2を形成し膜2の上に層間絶縁膜3を形成する工程と、層間絶縁膜3をフォトリソグラフィ法によりパターニングしてホール4を形成する工程と、層間絶縁膜3に対する膜2のエッチング速度の比が大きいエッチング液を使用して層間絶縁膜3をウェットエッチングする工程と、ホール4を開口側から観察する工程とを有する。
請求項（抜粋）：
半導体基板上に膜を形成し前記膜の上に層間絶縁膜を形成する工程と、前記層間絶縁膜をフォトリソグラフィ法によりパターニングしてホールを形成する工程と、前記層間絶縁膜に対する前記膜のエッチング速度の比が大きいエッチング液を使用して前記層間絶縁膜をウェットエッチングする工程と、前記ホールを開口側から観察する工程とを有することを特徴とする半導体装置の検査方法。
IPC (2件)：
FI (2件)：
H01L 21/66 Y
, H01L 21/306 U
4M106AA01
, 4M106AA20
, 4M106BA10
, 4M106CA39
, 4M106CA70
, 4M106DB18
, 5F043AA31
, 5F043AA35
, 5F043BB22
, 5F043BB23
, 5F043DD27
, 5F043FF06
