半導体装置およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：前田弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-110416
公開番号（公開出願番号）：特開2000-307106
出願日： 1999年04月19日
公開日（公表日）： 2000年11月02日
要約：

【要約】【課題】ドレイン-ソース間の降伏電圧を高くしながら、オン抵抗を低くする。【解決手段】延長ドレイン領域3の内部に複数に分割したP型埋込領域2を形成する。P型埋込領域2は、高エネルギーボロンイオン注入法または熱拡散法によって形成される。N型高濃度領域1は、イオン注入法またはPOCl3拡散法によって延長ドレイン領域表面の一部ないしは全面にリンまたはヒ素等の不純物をドープすることによって形成される。MOSFETが動作するとき、P型埋込領域2が形成されていない領域(ギャップ領域)をドレイン電流が流れるため、オン抵抗が低減される。

請求項（抜粋）：

第1導電型の半導体層と、前記半導体層内に形成された第2導電型のソース領域と、前記半導体層内に形成された第2導電型のドレイン領域と、前記ソース領域と前記ドレイン領域との間に設けられたチャネル領域と、前記チャネル領域の上に形成されたゲート電極と、を備えた半導体装置であって、少なくとも一部が前記ドレイン領域内に含まれる第1導電型の埋込領域を更に備え、前記埋込領域は複数の部分に分かれており、前記複数の部分のうち隣接する部分の間にはドレイン電流を流すためのギャップ領域が存在している半導体装置。

FI (2件)：

H01L 29/78 301 S , H01L 29/78 301 W

Fターム (7件)：

5F040DA18 , 5F040DA22 , 5F040DC01 , 5F040EB11 , 5F040EF13 , 5F040EF18 , 5F040EK01

引用特許：

審査官引用 (8件)

特開平4-107877
高耐圧MOSトランジスタ
公報種別：公開公報出願番号：特願平8-236050 出願人：松下電子工業株式会社
特開平4-107867

全件表示

前のページに戻る