デジタル回路とアナログ回路が混在する半導体集積回路装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-167684
公開番号（公開出願番号）：特開平10-012717
出願日： 1996年06月27日
公開日（公表日）： 1998年01月16日
要約：

【要約】 (修正有)【課題】デジタル回路とアナログ回路とを混在せしめた半導体集積回路において、回路領域間で半導体基板または分離領域を介した信号のクロストークを防止した構造を得ることにある。【解決手段】半導体基板もしくは半導体基板上の半導体層にデジタル回路領域とアナログ回路領域とを有し、デジタル回路領域とアナログ回路領域との間の分離領域の幅は半導体基板の厚さ以上とされている。更に、デジタル回路領域とアナログ回路領域とに対応する半導体基板の裏面には別個の裏面電極を形成する。半導体基板の分離領域に対応する表面部には高抵抗領域を形成する。この高抵抗領域は注入角度約0度のイオン注入で形成する。半導体基板上に半導体層をSOI構造で形成する。SOI構造の半導体層にはウェルを形成しウェルの外側部には反対導電型領域を形成する。

請求項（抜粋）：

デジタル回路とアナログ回路とを同一集積回路基板に混在せしめた半導体集積回路装置において、前記集積回路基板には半導体基板を含んだ構造となっており、該集積回路基板の表面に複数のウェル領域を有し、デジタル回路とアナログ回路とはそれぞれ異なるウェル領域に形成され、これらデジタル回路を形成したウェル領域とアナログ回路を形成したウェル領域とは前記半導体基板の厚さ以上の幅を有する分離領域によって離されていることを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 21/76 , H01L 27/08 331

FI (3件)：

H01L 21/76 M , H01L 27/08 331 A , H01L 21/76 R

引用特許：

審査官引用 (7件)

特開平3-222455
特開昭63-301545
特開昭62-239567

全件表示

前のページに戻る

デジタル回路とアナログ回路が混在する半導体集積回路 装置およびその製造方法

デジタル回路とアナログ回路が混在する半導体集積回路装置およびその製造方法