特許

J-GLOBAL ID：200903028789711370

半導体装置

発明者： 河野 憲司
出願人/特許権者： 株式会社デンソー
代理人 (2件)： 矢作 和行 ,  野々部 泰平
公報種別：公開公報
出願番号（国際出願番号）：特願2007-268328
公開番号（公開出願番号）：特開2009-099690
出願日： 2007年10月15日
公開日（公表日）： 2009年05月07日
要約：

【課題】FWD素子がIGBT素子に内蔵された構成において、FWD素子の順方向損失の増加を抑制できる半導体装置を提供する。【解決手段】第1導電型の半導体基板が、メイン領域とセンス領域とを備え、メイン領域において、FWD素子がIGBT素子と一体的に形成された半導体装置であって、FWD素子は、半導体基板の第1主面側表層に選択的に形成されたIGBT素子を構成する第2導電型のベース領域と、半導体基板と、半導体基板の第2主面側表層において、IGBT素子を構成する第2導電型のコレクタ領域の形成領域を除く領域に形成された第1導電型のカソード領域とを備えている。そして、センス領域には、半導体基板の第1主面側表層に選択的に形成された第2導電型のアノード領域と半導体基板とを備え、FWD素子に流れる電流に比例した電流が流れるFWD専用センス素子が形成されている。【選択図】図2

請求項（抜粋）：

第1主面及び第2主面を有する第1導電型の半導体基板が、メイン領域と該メイン領域よりも前記主面の大きさが小さいセンス領域とを備え、前記メイン領域において、ゲート電極に入力される駆動信号によって駆動されるIGBT素子に転流ダイオード素子が内蔵された半導体装置であって、 前記転流ダイオード素子は、前記半導体基板の第1主面側表層に選択的に形成された前記IGBT素子を構成する第2導電型のベース領域と、前記半導体基板と、前記半導体基板の第2主面側表層において、前記IGBT素子を構成する第2導電型のコレクタ領域の形成領域を除く領域に形成された第1導電型のカソード領域とを備え、 前記センス領域には、前記半導体基板の第1主面側表層に選択的に形成された第2導電型のアノード領域と、前記半導体基板とを備え、前記転流ダイオード素子に流れる電流に比例した電流が流れるダイオード専用センス素子が形成されていることを特徴とする半導体装置。

IPC (4件)：

H01L 29/739 ,  H01L 29/78 ,  H01L 27/04 ,  H01L 29/06

FI (7件)：

H01L29/78 655F ,  H01L29/78 657A ,  H01L29/78 657D ,  H01L29/78 655C ,  H01L29/78 653A ,  H01L29/78 652P ,  H01L29/78 657G

引用特許：

出願人引用 (4件)

• 逆導通型半導体素子とその製造方法
  公報種別：公開公報   出願番号：特願2004-133698   出願人：三菱電機株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平6-181467   出願人：株式会社東芝
• 半導体装置
  公報種別：公開公報   出願番号：特願平3-315691   出願人：富士電機株式会社
• 特開昭62-109365
  

審査官引用 (3件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平6-181467   出願人：株式会社東芝
• 半導体装置
  公報種別：公開公報   出願番号：特願平3-315691   出願人：富士電機株式会社
• 特開昭62-109365