特許
J-GLOBAL ID:200903028854291235
マイクロ構造体及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
河野 登夫
公報種別:公開公報
出願番号(国際出願番号):特願2000-037269
公開番号(公開出願番号):特開2001-287199
出願日: 2000年02月15日
公開日(公表日): 2001年10月16日
要約:
【要約】【課題】 膜厚のバラツキを小さくして下層レジストを塗布することができ、下層レジストのエッチングを行うときに、オーバーエッチングを抑制して線幅シフトを防止し、形状の歪みを防止することができるマイクロ構造体及びその製造方法を提供する。【解決手段】 凸部2を形成した基板1の一面に、凸部2の側部で段差が生じるようにレジスト3を塗布し、このレジスト3につきマスクなしのアンダー全面露光を行い、その後現像する。このとき凸部2の側部にレジスト3が残り、側壁4が形成される。その後、基板1上に下層レジスト5を塗布するときに、膜厚のバラツキを小さくして下層レジスト5を塗布することができる。
請求項(抜粋):
凸部を形成した基板にパターンを形成してあるマイクロ構造体において、前記凸部の側部にレジストからなる側壁を設けてあることを特徴とするマイクロ構造体。
IPC (3件):
B81C 1/00
, H01L 21/027
, H01L 21/3065
FI (3件):
B81C 1/00
, H01L 21/30 573
, H01L 21/302 J
Fターム (20件):
5F004AA01
, 5F004BA04
, 5F004BB25
, 5F004DA01
, 5F004DA16
, 5F004DA23
, 5F004DA26
, 5F004DB02
, 5F004DB03
, 5F004DB26
, 5F004EA02
, 5F004EA06
, 5F004EA10
, 5F004EA12
, 5F004EB08
, 5F046AA20
, 5F046NA06
, 5F046NA07
, 5F046NA08
, 5F046NA15
引用特許:
審査官引用 (16件)
-
特公平6-105686
-
特公昭49-040388
-
特開昭58-095350
-
半導体装置のコンタクトホール形成方法及びメタル配線パターン形成方法
公報種別:公開公報
出願番号:特願平6-146043
出願人:住友金属工業株式会社
-
特開平4-253322
-
特開平1-309054
-
特開平4-269416
-
加速度センサおよびその製造方法
公報種別:公開公報
出願番号:特願平5-288478
出願人:沖電気工業株式会社
-
特公昭49-040388
-
特開昭58-095350
-
特開平1-309054
-
特開平4-269416
-
特公平6-105686
-
特開平4-253322
-
特公平4-010222
-
特開平3-244116
全件表示
前のページに戻る