特許
J-GLOBAL ID:200903028859765596
GaN系LED素子の製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
長谷川 曉司
公報種別:公開公報
出願番号(国際出願番号):特願2007-260319
公開番号(公開出願番号):特開2009-094108
出願日: 2007年10月03日
公開日(公表日): 2009年04月30日
要約:
【課題】p型半導体層上に形成されたTCOからなる透明電極と、該透明電極上の一部に形成されたボンディングパッドとを有するGaN系LED素子における、p電極に含まれるメタル膜の光吸収に起因する損失を低減し、更に、この損失の低減されたGaN系LED素子を効率よく製造することのできる、LED素子の製造方法を提供する。【解決手段】p型GaN系半導体層の表面に、蒸着法を用いて第1のTCO膜を形成する工程と、スパッタリング法を用いて、p型GaN系半導体層の表面上から第1のTCO膜の表面上にかけて連続した、第2のTCO膜を形成する工程とを有する。第2のTCO膜の形成と同時に、n型GaN系半導体層の表面に第3のTCO膜を形成する。第2のTCO膜とp型GaN系半導体層との界面上を含む領域に、第2のTCO膜に接するメタル膜を形成する。【選択図】図1
請求項(抜粋):
p電極とn電極とを同一面側に有し、該p電極が、p型半導体層上に形成されたTCOからなる透明電極と、該透明電極上の一部に形成されたボンディングパッドとを有し、該n電極が、n型半導体層上にTCO膜を介して形成されたボンディングパッドを有するGaN系LED素子の、製造方法であって、
(a)基板上にn型GaN系半導体層を介してp型GaN系半導体層を積層してなる積層体を準備する工程と、
(b)前記p型GaN系半導体層の表面に、蒸着法、レーザアブレーション法またはゾルゲル法を用いて、第1のTCO膜を形成する工程と、
(c)前記p型GaN系半導体層の表面の一部が露出するように、前記第1のTCO膜を所定の形状にパターニングする工程と、
(d)スパッタリング法を用いて、前記(c)工程で露出したp型GaN系半導体層の表面上から前記第1のTCO膜の表面上にかけて連続した、第2のTCO膜を形成する工程と、
(e)前記第2のTCO膜と前記p型GaN系半導体層との界面上を含む領域に、該第2のTCO膜に接する第1のメタル膜を形成する工程と、
(f)エッチングにより前記n型GaN系半導体層を一部露出させる工程と、
(g)前記(f)工程で露出させたn型GaN系半導体層の表面に、スパッタリング法を用いて、第3のTCO膜を形成する工程と、
(h)前記第3のTCO膜上に第2のメタル膜を形成する工程と、
を有し、
前記(d)工程と前記(g)工程とを同時に行う、GaN系LED素子の製造方法。
IPC (1件):
FI (2件):
H01L33/00 C
, H01L33/00 E
Fターム (17件):
5F041AA03
, 5F041AA04
, 5F041CA05
, 5F041CA34
, 5F041CA40
, 5F041CA49
, 5F041CA57
, 5F041CA65
, 5F041CA73
, 5F041CA74
, 5F041CA77
, 5F041CA83
, 5F041CA88
, 5F041CA92
, 5F041CA93
, 5F041CA98
, 5F041CB11
引用特許:
前のページに戻る