特許
J-GLOBAL ID：200903028892112565

強誘電体メモリ及び電子機器

発明者：
樋口 天光

樋口 天光 について

, 
岩下 節也

岩下 節也 について

, 
宮澤 弘

宮澤 弘 について

, 
長谷川 和正

長谷川 和正 について

, 
名取 栄治

名取 栄治 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 渡邊 隆 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-073092
公開番号（公開出願番号）：特開2002-359357
出願日： 2002年03月15日
公開日（公表日）： 2002年12月13日
要約：
【要約】【課題】 集積度に優れたマトリックス状のメモリセルアレイを有する強誘電体メモリにおいて、強誘電体層のヒステリシス曲線の角型性を向上させる。【解決手段】 メモリセルアレイ200と周辺回路100とを平面的に分離して配置する構造を用い、強誘電体層34をSi単結晶10上にバッファ層30および第1信号電極32を介してエピタキシャル成長させることにより、強誘電体層34のヒステリシス曲線の角型性を向上させ、メモリ特性と集積度を兼備した強誘電体メモリを実現する。
請求項（抜粋）：
Si単結晶基板上に、対向し互いに直交して配列する第1信号電極、第2信号電極と、前記第1信号電極、前記第2信号電極間に挟持される強誘電体層とからなり、前記強誘電体層を含む前記第1信号電極および前記第2信号電極の交差領域をメモリセルとしてマトリックス状に配置するメモリセルアレイを配置し、前記メモリセルを選択するMOSトランジスタを含む周辺回路を前記Si単結晶基板上に前記メモリセルアレイと平面的に分離して配置する構造を有し、かつ前記第1信号電極がバッファ層を介してSi単結晶基板上にエピタキシャル成長し、前記強誘電体層が前記第1信号電極上にエピタキシャル成長していることを特徴とする強誘電体メモリ。
IPC (2件)：
H01L 27/105 ,  G11C 11/22 501
FI (2件)：
G11C 11/22 501 Z ,  H01L 27/10 444 Z
Fターム (15件)：
5F083FR00 ,  5F083FR01 ,  5F083FR02 ,  5F083FR03 ,  5F083GA09 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA40 ,  5F083JA43 ,  5F083JA44 ,  5F083LA12 ,  5F083LA16 ,  5F083NA01 ,  5F083PR25
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM