特許
J-GLOBAL ID：200903028920772290

不揮発性半導体記憶装置

発明者：
河野 和幸

河野 和幸 について

, 
服部 規男

服部 規男 について

, 
森 俊樹

森 俊樹 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 特許業務法人池内・佐藤アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2001-178120
公開番号（公開出願番号）：特開2002-367390
出願日： 2001年06月13日
公開日（公表日）： 2002年12月20日
要約：
【要約】【課題】 高速・低消費電力読み出しを可能とし、且つメモリセルアレイに対して高速読み出し領域・低消費電力読み出し領域を自由に設定可能な不揮発性半導体記憶装置を提供する。【解決手段】 データを格納するメモリセルユニットが同一ビット線に接続され且つ異なるワード線に接続された複数のメモリセルで構成されるブロックを設ける。このブロックの読み出し動作時は、ワード線多重・単一選択ドライバ9が、該当ワード線を多重選択して複数のメモリセルを選択する。また、このブロックに対しては選択ワード線の昇圧電圧を下げた状態で読み出し動作を行うことができるモードを別途備えている。ワード線の単一・多重選択及び昇圧電圧は、レジスタ21に格納した情報と、行アドレスとを比較する比較回路22の判定結果に基づいて制御回路14により制御される。
請求項（抜粋）：
メモリセルの制御ゲートがワード線に接続され、ドレインがビット線に接続され、ソースがソース線に接続され、前記メモリセルは複数のワード線と複数のビット線の交差箇所にマトリクス状に配置され、データを格納するメモリセルユニットが同一のビット線に接続され、且つ異なるワード線に接続された複数の前記メモリセルから構成されたメモリセルアレイと、前記データの読み出し動作時に、前記メモリセルユニットに接続された複数の前記ワード線を多重選択して、前記メモリセルユニットを構成する前記複数のメモリセルを選択状態にするワード線選択部とを備えたことを特徴とする不揮発性半導体記憶装置。
IPC (3件)：
G11C 16/06 ,  G11C 16/02 ,  G11C 16/04
FI (9件)：
G11C 17/00 633 A ,  G11C 17/00 624 ,  G11C 17/00 612 F ,  G11C 17/00 612 B ,  G11C 17/00 611 A ,  G11C 17/00 613 ,  G11C 17/00 611 G ,  G11C 17/00 634 C ,  G11C 17/00 633 B
Fターム (13件)：
5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD02 ,  5B025AD03 ,  5B025AD04 ,  5B025AD06 ,  5B025AD07 ,  5B025AD08 ,  5B025AD09 ,  5B025AD10 ,  5B025AE05 ,  5B025AE06
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM