特許
J-GLOBAL ID:200903095223538017

多重化メモリ及びそれを用いたセンサ並びに制御システム

発明者:
出願人/特許権者:
代理人 (1件): 作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願平11-251220
公開番号(公開出願番号):特開2001-057096
出願日: 1999年09月06日
公開日(公表日): 2001年02月27日
要約:
【要約】【課題】面積と消費電力を小さく抑え、耐ノイズ性の高い多重化メモリ及び圧力センサを提供する。【解決手段】メモリセル100〜113...がマトリクス状に配置され、同一データが割り当ての複数のメモリセルに書き込まれる。同一データは、例えば正極性と負極性の相補データ、前記複数のメモリセルに1つのライトドライバ10により書き込めるよう、ライトドライバ10からのデータ伝送線D,DNがD0〜D1Nに分岐されて、前記複数のメモリセルに接続され、これらのデータ伝送線の分岐線が複数のメモリセルから同一データを読み出すためのデータ伝送線を兼用して、リード/ライト切り換え回路7,8、ワイヤードオアを介してセンスアンプ9の入力側に接続されている。
請求項(抜粋):
マトリクス状に配置され、同一のデータを記憶する複数のメモリセルと、複数の前記メモリセルから読み出された同一のデータを加算及び増幅する複数のセンスアンプ回路と、複数の前記メモリセルと前記センスアンプ回路との接続を制御する複数のスイッチ素子と、複数の前記スイッチ素子を制御する制御回路とを有し、前記制御回路は、それぞれの前記スイッチのオン,オフを制御することによって前記メモリセルから読み出されたデータを前記センスアンプ回路へ伝送するタイミングを制御する多重化メモリ。
IPC (3件):
G11C 16/04 ,  G11C 16/02 ,  G11C 16/06
FI (3件):
G11C 17/00 623 Z ,  G11C 17/00 611 Z ,  G11C 17/00 634 C
Fターム (6件):
5B025AC03 ,  5B025AD04 ,  5B025AD06 ,  5B025AD15 ,  5B025AE06 ,  5B025AE08
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る