半導体集積回路装置の設計方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：前田弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-323587
公開番号（公開出願番号）：特開2001-142922
出願日： 1999年11月15日
公開日（公表日）： 2001年05月25日
要約：

【要約】 (修正有)【課題】システムの消費電力の削減を実現しつつ、システムの設計の効率の高い設計方法を提供する。【解決手段】システム設計の高位合成において、プログラムを入力した後、まとまった機能を実現するためのブロックと、複数のHW資源と各HW資源とを接続する配線との構造を表すHW資源接続グラフとを生成する。HW資源を登録したデータベースからHW資源の大きさに関する情報を入力して、HW資源の仮配置を行ない、ブロック間配線における消費電力などに影響するパラメータの配線全体に対する寄与率をブロック間信号線重みとして算出する。ブロック間の配線におけるブロック間信号線重みが閾値以下になるまでブロックの生成をやり直して、ブロック間信号線重みが閾値以下になるとHDLを出力する。上流側の高位合成で、消費電力削減などを考慮したブロック生成により、全体としての設計効率を高める。

請求項（抜粋）：

半導体集積回路装置を設計するためのビヘイビア表記を含むアプリケーションプログラムを入力した後、ビヘイビア表記を含むアプリケーションをまとまった機能単位でHW資源の配置を行なうためのブロックの生成と、各ブロック内のHW資源の配置と各ブロック間を接続する配線とを表すHW資源接続グラフとを生成するステップ(a)と、HWライブラリから少なくともHW資源の大きさに関する情報を入力して、上記HW資源接続グラフ中のHW資源の仮配置を行ない、仮配置情報を出力するステップ(b)と、上記ブロック間を接続する各配線における消費電力,遅延のうち少なくともいずれか一方に影響するパラメータの比率をブロック間信号線重みとして算出するステップ(c)と、上記各ブロック間信号線重みが閾値以下か否かを判断するステップ(d)と、上記各ブロック間信号線重みが閾値以下になると、HDLで記述したRTLの論理回路を出力するステップ(e)とを含み、上記ステップ(d)の判断において各ブロック間信号線重みが閾値以下になるまで上記ステップ(a)におけるブロックの生成と、上記ステップ(b)〜(d)とを繰り返す半導体集積回路装置の設計方法。

IPC (2件)：

G06F 17/50 , H01L 21/82

FI (6件)：

G06F 15/60 654 M , G06F 15/60 656 D , G06F 15/60 658 E , G06F 15/60 658 T , H01L 21/82 C , H01L 21/82 B

Fターム (29件)：

5B046AA08 , 5B046BA02 , 5B046BA05 , 5B046BA06 , 5B046DA06 , 5B046JA03 , 5B046JA05 , 5B046KA06 , 5F064AA04 , 5F064BB02 , 5F064DD02 , 5F064DD03 , 5F064DD04 , 5F064DD20 , 5F064DD50 , 5F064EE02 , 5F064EE03 , 5F064EE05 , 5F064EE08 , 5F064EE15 , 5F064EE43 , 5F064EE47 , 5F064EE57 , 5F064HH01 , 5F064HH06 , 5F064HH08 , 5F064HH09 , 5F064HH11 , 5F064HH12

引用特許：

審査官引用 (3件)

特開平4-250570
高位レベル合成における回路修正方式
公報種別：公開公報出願番号：特願平4-009976 出願人：富士通株式会社
機能設計方法、機能設計装置、及び機能設計プログラムが記録されたコンピュータ読み取り可能な記録媒体
公報種別：公開公報出願番号：特願平9-113745 出願人：松下電器産業株式会社

前のページに戻る