特許
J-GLOBAL ID：200903029330640050
半導体メモリ装置のデータ出力バッファ
発明者：
,
出願人/特許権者：
代理人 (1件)：
高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平5-248360
公開番号（公開出願番号）：特開平6-215575
出願日： 1993年10月04日
公開日（公表日）： 1994年08月05日
要約：
【要約】【目的】外部からのシステムクロックに同期して読出/書込を行う半導体メモリ装置について、クロックの周波数に関係なく安定したデータ出力動作を実行できるデータ出力バッファを提供する。【構成】信号バーCAS入力後のクロック信号SCに応じてパルス成形部10で発生される信号は、列アドレス組合せ信号CL2に応じて制御される選択部30で、そのまま第2遅延部35に伝送されるか、第1遅延部20を通して伝送されるか選択される。従って、信号SCの周波数に応じて選択部30を制御することで、制御信号SCDOの発生時期を変えることができる。この制御信号SCDOによりデータ出力バッファにおけるメモリセルからのデータ入力時点を制御することで、データ入力時点を一定とすることができる。
請求項（抜粋）：
外部から供給される一定周期のクロック信号を使用する半導体メモリ装置において、前記クロック信号を基に、論理状態の変化を2以上の異なる時点で設定可能な制御信号を発生するための2つ以上の遅延手段と、制御信号の発生に関与する遅延手段の数を選択信号に応じて選択して制御信号の論理状態の変化時点を設定する選択手段と、該制御信号により出力データの伝送が制御されるデータ出力バッファと、を備えていることを特徴とする半導体メモリ装置。
IPC (2件)：
G11C 11/409
, H03K 17/687
G11C 11/34 354 A
, H03K 17/687 F
