特許
J-GLOBAL ID:200903029369477556

マルチチップ半導体装置及びメモリカード

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-213880
公開番号(公開出願番号):特開2000-049277
出願日: 1998年07月29日
公開日(公表日): 2000年02月18日
要約:
【要約】【課題】製造コストの上昇を抑制しつつ、平面面積が小さく、構造が単純で且つ厚さが薄いマルチチップ半導体装置を提供することを目的としている。【解決手段】半導体基板中に素子が集積形成された半導体チップを複数個搭載したマルチチップ半導体装置において、半導体基板を貫通する貫通孔内に接続プラグ4-1〜4-7を形成した同一構造の複数個の半導体チップ12-1〜12-4を積層し、各チップの接続プラグを金属バンプ8-1〜8-7を介して選択的に接続し、金属バンプの接続パターンに応じて、各チップ間のアドレスの割り振りを指定することを特徴としている。同一構造のチップを積層するので、異なる構造のチップを複数種類製造する必要がなく、全てのチップに対して同じテストを行うことができ、積層する順番も考慮する必要がないので、製造コストを低減できる。
請求項(抜粋):
半導体基板中に素子が集積形成された半導体チップを複数個搭載したマルチチップ半導体装置において、半導体基板を貫通する貫通孔内に接続プラグを形成した実質的に同一構造の複数個の半導体チップを積層し、前記各半導体チップの接続プラグをバンプを介して選択的に接続してなり、前記バンプの接続パターンに応じて、前記各半導体チップ内に設けたオプション回路を選択することを特徴とするマルチチップ半導体装置。
IPC (5件):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 27/115 ,  H01L 27/10 495
FI (3件):
H01L 25/08 B ,  H01L 27/10 495 ,  H01L 27/10 434
Fターム (4件):
5F083EP76 ,  5F083MA06 ,  5F083MA16 ,  5F083ZA20
引用特許:
審査官引用 (3件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願平3-219109   出願人:富士通株式会社
  • 特開平4-356956
  • 半導体装置
    公報種別:公開公報   出願番号:特願平4-081767   出願人:株式会社日立製作所

前のページに戻る