連想メモリ装置

発明者：
出願人/特許権者：
代理人 (1件)：渡辺望稔 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-016969
公開番号（公開出願番号）：特開平8-212791
出願日： 1995年02月03日
公開日（公表日）： 1996年08月20日
要約：

【要約】【目的】高速に動作することができるとともに、消費電流を低減することができる連想メモリ装置の提供。【構成】所定ビット列の連想メモリセルからなるワードメモリを所定ワード行有し、全てのワードメモリの同一ビット毎にデータ線および反転データ線を有するアレイメモリと、全てのワードメモリの同一ビット毎に設けられ、スタンバイ状態の時にデータ線および反転データ線をプリチャージ電位にプリチャージするプリチャージ回路、および、データの書き込み動作および検索動作の時にデータ線および反転データ線をデータに応じてドライブするデータ線ドライバーと、全てのプリチャージ回路に同一のプリチャージ電位を供給するデータ線電位発生回路とを備え、少なくとも検索動作開始前のスタンバイ状態の時のデータ線および反転データ線のプリチャージ電位を、電源電位よりも低く、かつグランド電位よりも高く設定することにより、上記目的を達成する。

請求項（抜粋）：

所定ビット列の連想メモリセルからなるワードメモリを所定ワード行有し、前記全てのワードメモリの同一ビット毎にデータ線および反転データ線を有するアレイメモリと、前記全てのワードメモリの同一ビット毎に設けられ、スタンバイ状態の時に前記データ線および反転データ線をプリチャージ電位にプリチャージするプリチャージ回路、および、データの書き込み動作および検索動作の時に前記データ線および反転データ線を前記データに応じてドライブするデータ線ドライバーと、前記全てのプリチャージ回路に同一の前記プリチャージ電位を供給するデータ線電位発生回路とを備え、少なくとも前記検索動作開始前の前記スタンバイ状態の時の前記データ線および反転データ線の前記プリチャージ電位を、電源電位よりも低く、かつグランド電位よりも高く設定することを特徴とする連想メモリ装置。

IPC (2件)：

G11C 15/00 , G11C 11/41

引用特許：

審査官引用 (5件)

特開平4-061688
特開平4-042313
半導体記憶装置
公報種別：公開公報出願番号：特願平4-183739 出願人：三菱電機エンジニアリング株式会社, 三菱電機株式会社

全件表示

前のページに戻る