半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-137170
公開番号（公開出願番号）：特開平9-321139
出願日： 1996年05月30日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】下層配線層の配線ピッチを最小加工寸法Fの2倍にすることが可能になるコンタクト孔の製造方法を提供する。【解決手段】酸化シリコン膜からなる層間絶縁膜111a上に窒化シリコン膜からなるストッパ膜113a,BPSG膜からなる犠牲膜151aを形成する。開口径Fのフォト・レジスト膜パターン171aをマスクしたテーパー・エッチングによりダミー・コンタクト孔181aを犠牲膜151aに形成し、ストッパ膜113a,層間絶縁膜111aを異方性ドライ・エッチングして開口径F-2dのコンタクト孔117aを形成する。

請求項（抜粋）：

半導体基板の表面もしくは表面上に下層配線層を形成し、該半導体基板の表面を覆う層間絶縁膜を形成する工程と、前記層間絶縁膜の表面を覆うストッパ膜を形成し、ストッパ膜に対して選択的に異方性ドライ・エッチングが可能な材料からなる所要膜厚を有した犠牲膜を全面に形成する工程と、前記犠牲膜の表面上に第1の開口径を有した第1のフォト・レジスト膜パターンを形成する工程と、前記第1のフォト・レジスト膜パターンをマスクにした第1の異方性ドライ・エッチングにより、上端が第1の開口径を有し,下端が該第1の開口径より狭い第2の開口径を有したダミー・コンタクト孔を前記犠牲膜に形成する工程と、前記第1のフォト・レジスト膜パターンを除去する工程と、第2の異方性ドライ・エッチングにより、前記ストッパ膜に第2の開口径を有した開口部を形成する工程と、前記犠牲膜を選択的に除去する工程と、前記開口部をマスクにした第3の異方性ドライ・エッチングにより、前記第2の開口径を有して前記下層配線層に達するコンタクト孔を前記層間絶縁膜に形成する工程と、全面に導電体膜を形成し、第2のフォト・レジスト膜パターンをマスクにした第4の異方性ドライ・エッチングにより、該導電体膜からなる上層配線層を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/768 , H01L 21/28 , H01L 21/285 , H01L 27/108 , H01L 21/8242

FI (7件)：

H01L 21/90 D , H01L 21/28 V , H01L 21/28 F , H01L 21/285 S , H01L 27/10 621 B , H01L 27/10 681 B , H01L 27/10 681 A

引用特許：

審査官引用 (4件)

高集積素子用微細コンタクト形成方法
公報種別：公開公報出願番号：特願平5-039850 出願人：ヒュンダイエレクトロニクスインダストリーズカンパニーリミテッド
スタック型DRAMおよびその製造方法
公報種別：公開公報出願番号：特願平5-190509 出願人：ソニー株式会社
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平5-030125 出願人：松下電器産業株式会社

全件表示

前のページに戻る