特許
J-GLOBAL ID:200903029426696529
半導体装置の製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
佐藤 幸男
公報種別:公開公報
出願番号(国際出願番号):特願2001-263435
公開番号(公開出願番号):特開2003-077894
出願日: 2001年08月31日
公開日(公表日): 2003年03月14日
要約:
【要約】【課題】 チャージアップダメージを防止するための機構を比較的容易に形成し得る半導体装置の製造方法を提供する。【解決手段】 半導体基板上の絶縁層上に、導電路に対応する部分で絶縁層を経て半導体基板に達する貫通部を介して前記半導体基板に電気的に接続される導電層を形成する。導電層が貫通部を経て半導体基板に電気的に接続された状態で、導電層にプラズマエッチングを用いたパターニング処理を施して導電路を形成する。導電路の形成後、貫通部と該貫通部に接触する半導体基板部分との反応により両者の電気的接続を断つべく基板または導電路に加熱処理を施す。
請求項(抜粋):
半導体基板上の半導体素子を覆う絶縁層上に形成される導電路を備える半導体装置の製造方法であって、前記絶縁層上に、前記導電路のための導電層であって前記導電路に対応する部分で前記絶縁層を経て半導体基板に達する貫通部を介して前記半導体基板に電気的に接続される導電層を形成すること、前記導電層が前記貫通部を経て前記半導体基板に電気的に接続された状態で、前記導電層にプラズマエッチングを用いたパターニング処理を施して前記導電路を形成すること、前記導電路の形成後、前記貫通部と該貫通部に接触する前記半導体基板部分との反応により両者の電気的接続を断つべく前記基板または前記導電路に加熱処理を施すことを含む、半導体装置の製造方法。
IPC (4件):
H01L 21/3065
, H01L 21/28
, H01L 21/3213
, H01L 21/768
FI (4件):
H01L 21/28 F
, H01L 21/302 N
, H01L 21/88 D
, H01L 21/90 C
Fターム (56件):
4M104AA01
, 4M104BB02
, 4M104BB04
, 4M104BB14
, 4M104BB18
, 4M104CC01
, 4M104DD16
, 4M104DD26
, 4M104DD37
, 4M104DD43
, 4M104DD65
, 4M104DD78
, 4M104DD79
, 4M104DD84
, 4M104EE05
, 4M104EE16
, 4M104FF17
, 4M104FF18
, 4M104FF22
, 4M104HH20
, 5F004AA06
, 5F004DB10
, 5F004DB12
, 5F004EB02
, 5F004FA01
, 5F033HH08
, 5F033HH11
, 5F033HH15
, 5F033HH18
, 5F033HH19
, 5F033HH33
, 5F033JJ08
, 5F033JJ11
, 5F033JJ15
, 5F033JJ18
, 5F033JJ19
, 5F033JJ28
, 5F033KK01
, 5F033MM05
, 5F033MM13
, 5F033PP06
, 5F033PP15
, 5F033QQ08
, 5F033QQ10
, 5F033QQ12
, 5F033QQ58
, 5F033QQ65
, 5F033QQ70
, 5F033QQ73
, 5F033QQ80
, 5F033RR04
, 5F033VV06
, 5F033WW00
, 5F033WW03
, 5F033XX00
, 5F033XX31
引用特許: