特許
J-GLOBAL ID：200903029435529236

情報処理装置

発明者：
長谷川 英司

長谷川 英司 について

, 
本田 文雄

本田 文雄 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 河野 登夫
公報種別：公開公報
出願番号（国際出願番号）：特願2003-372374
公開番号（公開出願番号）：特開2005-135265
出願日： 2003年10月31日
公開日（公表日）： 2005年05月26日
要約：
【課題】 プログラムを実行する場合に、悪意ある第三者による逆解析を困難にし、実行するロードモジュールの安全性を高めることができる情報処理装置を提供する。 【解決手段】 第1の記憶手段13と、該第1の記憶手段13に書き込まれたプログラムを実行するCPUと、セキュアモジュール20と、暗号化されたプログラムを記憶する第2の記憶手段とを有する情報処理装置において、第2の記憶手段は、複数に分割されたプログラムを記憶してあり、CPUは、第2の記憶手段に記憶されたプログラムをセキュアモジュール20へ転送すべくなしてあり、セキュアモジュール20は、第2の記憶手段に記憶されたプログラムを受け取る手段と、受け取ったプログラムを実行可能な状態へ復帰させる手段と、CPUが実行する順序で、実行可能な状態へ復帰されたプログラムを第1の記憶手段13に書き込む手段と、CPUにより実行終了後に第1の記憶手段13から削除する手段とを備える。【選択図】 図5
請求項（抜粋）：
第1の記憶手段と、 該第1の記憶手段に書き込まれたプログラムを実行するCPUと、 セキュアモジュールと、 暗号化されたプログラムを記憶する第2の記憶手段と を有する情報処理装置において、 前記第2の記憶手段は、複数に分割されたプログラムを記憶してあり、 前記CPUは、前記第2の記憶手段に記憶されたプログラムを前記セキュアモジュールへ転送すべくなしてあり、 前記セキュアモジュールは、前記第2の記憶手段に記憶されたプログラムを受け取る手段と、受け取ったプログラムを実行可能な状態へ復帰させる手段と、前記CPUが実行する順序で、実行可能な状態へ復帰されたプログラムを前記第1の記憶手段に書き込む手段と、前記CPUにより実行されたプログラムを、実行終了後に前記第1の記憶手段から削除する手段とを備えることを特徴とする情報処理装置。
IPC (2件)：
G06F1/00 ,  G06F12/14
FI (2件)：
G06F9/06 660L ,  G06F12/14 320A
Fターム (13件)：
5B017AA03 ,  5B017AA07 ,  5B017BA07 ,  5B017BA08 ,  5B017BA10 ,  5B017CA07 ,  5B017CA09 ,  5B017CA11 ,  5B017CA12 ,  5B017CA15 ,  5B076FA19 ,  5B076FC07 ,  5B076FD02
引用特許：
出願人引用 (2件) 審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM