特許
J-GLOBAL ID：200903029515033681

入力バッファおよび半導体集積回路

発明者：
新井 成浩

新井 成浩 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 古溝 聡 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-328126
公開番号（公開出願番号）：特開2001-144602
出願日： 1999年11月18日
公開日（公表日）： 2001年05月25日
要約：
【要約】【課題】 バイポーラプロセスにより実現し得る構成により、LVDSインタフェースに従った信号をECLインタフェースに対応する信号に変換し、バイポーラプロセスにおいても、LVDSレベルインタフェースによる入力を可能とする。【解決手段】 電圧電流変換部1は、差動入力端子INおよびINBに入力されるLVDSレベル入力信号の“H”および“L”に変化する信号レベルを電流値に変換する。電流電圧変換部2は、電圧電流変換部1で変換された電流値を電圧増幅し、レベル変換部3の動作に必要な電圧値に変換する。レベル変換部3は、電流電圧変換部2の出力電圧を受け、正電源を基準とするECLレベルに電圧レベルをレベル変換して、差動出力端子OUTおよびOUTBから出力する。
請求項（抜粋）：
LVDS(low-voltage differential signals)レベルの入力信号の信号レベルを電流値に変換する電圧電流変換部と、前記電圧電流変換部により得られる電流値を所定の電圧値に変換する電流電圧変換部と、前記電流電圧変換部の出力電圧に応答して正電源を基準にしたECL(emittercoupled logic)レベルの信号を出力するレベル変換部と、を具備することを特徴とする入力バッファ。
IPC (2件)：
H03K 19/0175 ,  H03K 19/086
FI (2件)：
H03K 19/086 ,  H03K 19/00 101 K
Fターム (13件)：
5J032AB02 ,  5J032AB22 ,  5J032AC11 ,  5J032BA31 ,  5J056AA01 ,  5J056AA22 ,  5J056BB18 ,  5J056BB59 ,  5J056CC01 ,  5J056DD02 ,  5J056DD23 ,  5J056FF09 ,  5J056KK01
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM