特許
J-GLOBAL ID:200903029530225970
半導体装置
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
矢作 和行
公報種別:公開公報
出願番号(国際出願番号):特願2003-270451
公開番号(公開出願番号):特開2005-026612
出願日: 2003年07月02日
公開日(公表日): 2005年01月27日
要約:
【課題】 半導体基板をヘッダなどにSn系Pbフリー半田を用いて半田接合する際に、充分な接合寿命を保証できる半導体装置を提供する。【解決手段】 まず、半導体基板1の形成面Sに形成された図示しない自然酸化膜を除去するために、半導体基板1の形成面Sの逆スパッタリングを行う。次に、半導体基板1の形成面Sにスパッタリングによって例えば厚さ200nm〜300nm程度のTi膜2を形成する。次に、このTi膜2上にスパッタリングによって例えば厚さ500nm〜600nm程度のNi層3を形成する。さらに、Ni層3上にスパッタリングによって例えば厚さ30nm〜50nm程度の図示しないAuなどからなる保護膜を形成する。その後、窒素雰囲気の石英管熱処理炉にて熱処理を行うことによってTi層2とNi層3との界面に半田バリア層としてのTi-Ni層4を形成する。【選択図】 図1
請求項(抜粋):
半導体基板に接着層として形成された第1の金属層と、
前記第1の金属層とNiもしくはCuとの混合層からなる半田バリア層とを備える半導体電極であって、
前記半導体電極をSn系Pbフリー半田により下地基板に半田接合することを特徴とする半導体装置。
IPC (2件):
FI (2件):
H01L21/28 301R
, H01L21/52 A
Fターム (22件):
4M104AA01
, 4M104BB04
, 4M104BB13
, 4M104BB14
, 4M104BB16
, 4M104BB18
, 4M104CC01
, 4M104DD78
, 4M104DD83
, 4M104FF02
, 4M104FF13
, 4M104GG02
, 4M104GG09
, 4M104GG18
, 4M104HH05
, 5F047BA19
, 5F047BC01
, 5F047BC02
, 5F047BC04
, 5F047BC07
, 5F047BC12
, 5F047CB00
引用特許:
出願人引用 (1件)
審査官引用 (6件)
全件表示
前のページに戻る