特許

J-GLOBAL ID：200903029701214602

半導体装置及びその製造方法

発明者： 戸辺 英郎 ,  西本 敏明 ,  小森 和宏 ,  八島 秀幸 ,  原 公夫 ,  ▲高▼野 純一
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平10-206529
公開番号（公開出願番号）：特開2000-040752
出願日： 1998年07月22日
公開日（公表日）： 2000年02月08日
要約：

【要約】【課題】 半導体記憶素子について、書き込み・消去特性を劣化させることなく、ディスターブ特性を向上させる技術を提供する。【解決手段】 二層ゲート構造の不揮発性記憶素子のフローティングゲートを、拡散防止膜を介して高不純物濃度の上層膜と低不純物濃度の下層膜とを積層して構成し、前記下層膜をディスターブ状態にて反転が生じる不純物濃度とする。また、前記下層膜は前記上層膜の不純物を下層膜となる多結晶シリコン膜に拡散させて、前記下層膜をディスターブ状態にて反転を生じる不純物濃度として形成する。【効果】 消去(注入)時とディスターブ時の下層膜内空乏・反転化による電圧降下を同程度にでき、ディスターブ特性を向上させ、消去速度の低下を緩和し、書き込み(放出)時の上層膜内の空乏化による書き込み速度の低下を防止する。

請求項（抜粋）：

フローティングゲートを設けた二層ゲート構造の不揮発性記憶素子が設けられている半導体装置において、前記フローティングゲートが拡散防止膜を介して高不純物濃度の上層膜と低不純物濃度の下層膜とを積層して構成され、前記下層膜がディスターブ状態にて反転を生じる不純物濃度となっていることを特徴とする半導体装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

Fターム (22件)：

5F001AA01 ,  5F001AA04 ,  5F001AA30 ,  5F001AA43 ,  5F001AA63 ,  5F001AB02 ,  5F001AD12 ,  5F001AD53 ,  5F001AE02 ,  5F001AE08 ,  5F083EP04 ,  5F083EP06 ,  5F083EP08 ,  5F083EP55 ,  5F083EP79 ,  5F083ER21 ,  5F083ER22 ,  5F083ER30 ,  5F083GA11 ,  5F083GA25 ,  5F083JA04 ,  5F083ZA13

引用特許：

審査官引用 (4件)

• 半導体不揮発性記憶装置
  公報種別：公開公報   出願番号：特願平5-258710   出願人：ソニー株式会社
• 半導体不揮発性記憶装置及びデータ処理システム
  公報種別：公開公報   出願番号：特願平8-247499   出願人：株式会社日立製作所
• 特開平2-295170
  
• 特開平2-295170