特許
J-GLOBAL ID：200903029758555627

メモリ

発明者：
小野尾 隆一

小野尾 隆一 について


出願人/特許権者：
川崎マイクロエレクトロニクス株式会社

川崎マイクロエレクトロニクス株式会社 について


代理人 (2件)： 小杉 佳男 ,  山田 正紀
公報種別：公開公報
出願番号（国際出願番号）：特願2004-332663
公開番号（公開出願番号）：特開2006-146998
出願日： 2004年11月17日
公開日（公表日）： 2006年06月08日
要約：
【課題】 回路面積を小さく抑えたまま簡単な制御でオフリーク電流を小さく抑えることができるメモリを提供する。【解決手段】 電源制御回路4,5,6が、電源制御回路4,5,6に対応するメモリバンク110,120,130を構成するメモリブロック10〜13,14〜17,18〜21に書き込まれているデータのうちの1つでも有効なデータである場合にそのメモリバンクの電源をオンに制御し、そのメモリバンクを構成する全てのメモリブロックに書き込まれているデータのいずれもが無効なデータである場合にそのメモリバンクの電源をオフに制御する。【選択図】 図1
請求項（抜粋）：
アドレスの指定を受けて入力されたデータを指定されたアドレスに上書き自在に書き込むメモリにおいて、 所定のメモリ容量を構成するメモリブロック毎に設けられた、該メモリブロックに書き込まれているデータが有効なデータであるか無効なデータであるかを示すフラグと、 複数の所定数のメモリブロックからなるメモリバンク毎に設けられた、該メモリバンクの電源をオン、オフ制御する電源制御回路とを備え、 前記電源制御回路が、該電源制御回路に対応するメモリバンクを構成するメモリブロックに書き込まれているデータのうちの1つでも有効なデータである場合に該メモリバンクの電源をオンに制御し、該メモリバンクを構成する全てのメモリブロックに書き込まれているデータのいずれもが無効なデータである場合に該メモリバンクの電源をオフに制御するものであることを特徴とするメモリ。
IPC (3件)：
G11C 11/41 ,  G06F 12/06 ,  G11C 11/413
FI (3件)：
G11C11/34 A ,  G06F12/06 515H ,  G11C11/34 335A
Fターム (4件)：
5B015JJ05 ,  5B015KB74 ,  5B015PP01 ,  5B060MM15
引用特許：
出願人引用 (1件)
  • 半導体メモリ
    公報種別：公開公報   出願番号：特願2001-231268   出願人：富士通株式会社
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM