特許
J-GLOBAL ID:200903029853688693

ベース金属電極上の金属セラミックス薄膜

発明者:
出願人/特許権者:
代理人 (3件): 伊東 忠彦 ,  大貫 進介 ,  伊東 忠重
公報種別:公表公報
出願番号(国際出願番号):特願2007-518288
公開番号(公開出願番号):特表2008-504690
出願日: 2005年06月23日
公開日(公表日): 2008年02月14日
要約:
方法は、電極材料及び、その電極材料上にセラミックス材料を有するキャパシタ構造を作製する工程及び、セラミックス材料の点欠陥によって、セラミックス材料が、電極材料を酸化することなく絶縁性となるような条件で、セラミックス材料を焼成する工程を有する。方法は、導電性ホイルにセラミックス材料を堆積する工程及び、減圧下でかつ、セラミックス材料の伝導性の増大に対応する準位への点欠陥の遷移の移動度を最小にする温度でセラミックス材料を焼成する工程を有する。装置は、第1電極、第2電極及び、第1電極と第2電極との間に設けられたセラミックス材料を有する。ここで、セラミックス材料は、1μm未満の厚さ及び、移動する点欠陥濃度が最適化されている熱力学的状態に対応する漏れ電流を有する。
請求項(抜粋):
電極材料及び、前記電極材料上に設けられているセラミックス材料を有するキャパシタ構造を作製する工程;及び、 前記電極材料を酸化させることなく、前記セラミックス材料の点欠陥状態が前記セラミックス材料を絶縁性にする条件で、前記セラミックス材料を焼成する工程; を有する方法。
IPC (2件):
H01G 4/12 ,  H01G 4/33
FI (3件):
H01G4/12 400 ,  H01G4/12 397 ,  H01G4/06 102
Fターム (21件):
5E001AB06 ,  5E001AE01 ,  5E001AE02 ,  5E001AE03 ,  5E001AE04 ,  5E001AH01 ,  5E001AH03 ,  5E001AH09 ,  5E001AJ01 ,  5E001AJ02 ,  5E082BC35 ,  5E082EE04 ,  5E082EE05 ,  5E082EE23 ,  5E082EE26 ,  5E082EE35 ,  5E082EE37 ,  5E082FF05 ,  5E082FG03 ,  5E082FG26 ,  5E082MM24
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る