特許
J-GLOBAL ID:200903030054958864
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願2002-046393
公開番号(公開出願番号):特開2003-249657
出願日: 2002年02月22日
公開日(公表日): 2003年09月05日
要約:
【要約】【課題】ゲート電極からの不純物の外方拡散を防止して、デバイス性能を向上させることができる半導体装置の製造方法を提供する。【解決手段】基板(好適にはSOI基板)1上にゲート絶縁膜6を介して、半導体層からなるゲート電極7を形成する工程と、ゲート電極7を被覆する第1の絶縁膜8をALD法により形成する工程と、第1の絶縁膜8上に第2の絶縁膜9を形成する工程と、基板(好適にはシリコン活性層5)に不純物を導入し、ゲート電極7に自己整合的にソース/ドレイン拡散層を形成する工程と、第2の絶縁膜上に層間絶縁膜を形成する工程とを有する半導体装置の製造方法。
請求項(抜粋):
基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に半導体層または導体層を形成する工程と、前記半導体層に不純物を拡散させる工程と、前記半導体層または導体層をエッチングにより加工して、所定のパターンのゲート電極を形成する工程と、前記ゲート電極の上面および側面を被覆する第1の絶縁膜を、原子層レベルで膜厚が制御される堆積手法により形成する工程と、前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、前記第1および第2の絶縁膜を介して前記基板に不純物を導入し、前記ゲート電極に自己整合的にソース/ドレイン拡散層を形成する工程と、前記第2の絶縁膜上に、前記ゲート電極と前記基板との段差を解消する層間絶縁膜を形成する工程とを有する半導体装置の製造方法。
IPC (4件):
H01L 29/786
, H01L 21/318
, H01L 21/336
, H01L 29/78
FI (4件):
H01L 21/318 B
, H01L 21/318 M
, H01L 29/78 617 J
, H01L 29/78 301 L
Fターム (81件):
5F058BA20
, 5F058BD02
, 5F058BD10
, 5F058BF02
, 5F058BF24
, 5F058BF30
, 5F058BJ07
, 5F110AA30
, 5F110BB04
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110EE04
, 5F110EE05
, 5F110EE09
, 5F110EE14
, 5F110EE32
, 5F110EE45
, 5F110FF02
, 5F110FF22
, 5F110FF23
, 5F110GG02
, 5F110GG12
, 5F110GG25
, 5F110HJ01
, 5F110HJ04
, 5F110HJ13
, 5F110HJ23
, 5F110HK05
, 5F110HK40
, 5F110HL04
, 5F110HM15
, 5F110NN02
, 5F110NN23
, 5F110NN35
, 5F110NN62
, 5F110NN65
, 5F110NN66
, 5F110QQ04
, 5F110QQ11
, 5F110QQ19
, 5F140AA08
, 5F140AA28
, 5F140AA39
, 5F140AB03
, 5F140AC36
, 5F140BA01
, 5F140BE07
, 5F140BF01
, 5F140BF04
, 5F140BF07
, 5F140BF11
, 5F140BF17
, 5F140BG10
, 5F140BG11
, 5F140BG12
, 5F140BG14
, 5F140BG20
, 5F140BG28
, 5F140BG32
, 5F140BG34
, 5F140BG38
, 5F140BG45
, 5F140BG51
, 5F140BG52
, 5F140BG53
, 5F140BH14
, 5F140BJ08
, 5F140BJ11
, 5F140BJ17
, 5F140BJ27
, 5F140BK02
, 5F140BK13
, 5F140BK21
, 5F140BK29
, 5F140BK34
, 5F140BK39
, 5F140CB01
, 5F140CB04
, 5F140CE07
, 5F140CF04
引用特許:
出願人引用 (4件)
-
特開平2-035740
-
特開平3-234025
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平3-210791
出願人:ローム株式会社