特許
J-GLOBAL ID：200903030115775431
演算システム
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-012535
公開番号（公開出願番号）：特開2002-215605
出願日： 2001年01月19日
公開日（公表日）： 2002年08月02日
要約：
【要約】【課題】同期機構が不要で、制御の簡単化、装置の簡単化を図れる演算システムを提供する。【解決手段】構成情報を記憶する複数の構成情報メモリ42,43と、指定されるアドレスに応じて演算情報を読み出し、書き込み可能なデータメモリ46と、制御信号に応じて複数の構成情報メモリの構成情報を選択する選択装置44と、CPU41から起動信号を受けると指定されたパターンでデータメモリのアドレスを生成し、データメモリからの読み出し、データメモリヘの書き込みを行い、かつ、生成したアドレスに応じた選択情報を含む制御信号を生成し選択装置44に出力するアドレス生成装置45と選択装置で選択された構成情報に基づいて再構成し、上記データメモリの読み出しデータに対し所定の演算を行い、この演算結果を書き込みとしてデータメモリに出力する演算装置47とを設ける。
請求項（抜粋）：
それぞれ異なる構成情報を記憶する複数の構成情報メモリと、指定されるアドレスに応じて、少なくとも演算情報を読み出し、書き込み可能なデータメモリと、制御信号に応じて、上記複数の構成情報メモリの構成情報を選択する選択装置と、起動信号を受けると、指定されたパターンで上記データメモリのアドレスを生成し、上記データメモリからの読み出し、データメモリヘの書き込みを行い、かつ、生成したアドレスに応じた選択情報を含む制御信号を生成し、上記選択装置に出力するアドレス生成装置と、上記選択装置で選択された構成情報に基づいて再構成し、上記データメモリの読み出しデータに対し所定の演算を行い、この演算結果を書き込みとしてデータメモリに出力する演算装置とを有する演算システム。
IPC (2件)：
FI (2件)：
G06F 17/10 S
, G06F 17/14 A
5B056BB12
, 5B056BB72
, 5B056EE03
, 5B056FF00
