特許
J-GLOBAL ID:200903030117956360

薄膜トランジスタ、液晶表示パネル、薄膜トランジスタの製造方法

発明者:
出願人/特許権者:
代理人 (1件): 坂口 博 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-214603
公開番号(公開出願番号):特開2001-051293
出願日: 1999年07月29日
公開日(公表日): 2001年02月23日
要約:
【要約】【課題】 薄膜トランジスタの製造工程における必要な工程数を減らすと共に、他のデータ線からのリーク電流による異常電位の発生を防止する。【解決手段】 所定基板に対して積載されると共に、所定のパターンにて形成されるゲート電極30と、このゲート電極30のパターニングに対応して形成される半導体層と、この半導体層を介して形成される画素電極25と、半導体層を介して形成されると共に、画素電極25から所定の間隙を隔てて配設される信号電極26とを備え、この信号電極26は、隣接する信号線32b、32cから半導体層を介して画素電極25へと流れるクロストークを阻止する位置に配設される薄膜トランジスタ。
請求項(抜粋):
所定基板に対して積載されると共に、所定のパターンにて形成されるゲート電極と、前記ゲート電極のパターニングに対応して形成される半導体層と、前記半導体層を介して形成される画素電極と、前記半導体層を介して形成されると共に、前記画素電極から所定の間隙を隔てて配設される信号電極とを備え、前記信号電極は、隣接する信号電極から前記半導体層を介して前記画素電極へと流れるクロストークを阻止する位置に配設されることを特徴とする薄膜トランジスタ。
IPC (4件):
G02F 1/1365 ,  G09F 9/30 338 ,  H01L 29/786 ,  H01L 21/336
FI (4件):
G02F 1/136 500 ,  G09F 9/30 338 ,  H01L 29/78 612 C ,  H01L 29/78 627 C
Fターム (47件):
2H092JA24 ,  2H092JA34 ,  2H092JA37 ,  2H092JB31 ,  2H092JB51 ,  2H092MA05 ,  2H092MA07 ,  2H092MA12 ,  2H092MA13 ,  2H092NA01 ,  2H092NA24 ,  2H092NA27 ,  5C094AA25 ,  5C094AA42 ,  5C094AA43 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA13 ,  5C094EA03 ,  5C094EA04 ,  5C094EA07 ,  5C094GB01 ,  5F110AA06 ,  5F110AA16 ,  5F110BB01 ,  5F110CC05 ,  5F110DD02 ,  5F110DD03 ,  5F110DD13 ,  5F110DD14 ,  5F110DD24 ,  5F110EE03 ,  5F110EE04 ,  5F110EE44 ,  5F110FF03 ,  5F110FF09 ,  5F110FF30 ,  5F110GG02 ,  5F110GG15 ,  5F110GG45 ,  5F110HK02 ,  5F110HK04 ,  5F110HK06 ,  5F110HK33 ,  5F110NN46 ,  5F110QQ03
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る