特許
J-GLOBAL ID：200903030144146923
立体回路基板の製造方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
板谷 康夫
, 田口 勝美
, 水田 愼一
公報種別：公開公報
出願番号（国際出願番号）：特願2005-369528
公開番号（公開出願番号）：特開2007-173546
出願日： 2005年12月22日
公開日（公表日）： 2007年07月05日
要約：
【課題】立体回路基板の製造方法において、環境に対する負荷が少ない方法で、強固な下地密着性を有する回路の形成を可能とする。【解決手段】成形体の表面に回路を備えた立体回路基板を製造する方法であって、所望の立体形状の成形体を形成する成形体形成工程(S1)、成形体の表面にレジスト膜を形成するレジスト膜形成工程(S2)、レジスト膜から回路となる部位のレジスト膜をレーザ光を用いて除去してパターンを形成するパターン形成工程(S3)、レジスト膜を含む成形体の表面に下地膜となるチタン膜を形成する下地膜形成工程(S4)、レジスト膜を除去することによりレジスト膜の表面に形成されたチタン膜を除去する不要部除去工程(S5)、成形体の表面に残ったチタン膜の表面にめっきを施すことにより回路を形成するめっき膜形成工程(S6)、を含んでおり、この順番で実施される。【選択図】図1
請求項（抜粋）：
成形体の表面に回路を備えた立体回路基板の製造方法であって、
立体形状を有する成形体の表面にレジスト膜を形成する工程と、
前記レジスト膜から回路となる部位のレジスト膜をレーザ光を用いて除去した後、前記レジスト膜を含む成形体の表面にチタン膜を形成する工程と、
前記レジスト膜を除去することにより当該レジスト膜の表面に形成されたチタン膜を除去し、その後、前記成形体の表面に残ったチタン膜の表面にめっきを施すことにより回路を形成する工程とを含むことを特徴とする立体回路基板の製造方法。
IPC (2件)：
FI (2件)：
Fターム (16件)：
5E339AC07
, 5E339BC01
, 5E339BC02
, 5E339BD07
, 5E339BD08
, 5E339BD13
, 5E339CC01
, 5E339DD03
, 5E343AA01
, 5E343BB16
, 5E343BB23
, 5E343BB24
, 5E343BB35
, 5E343DD32
, 5E343ER11
, 5E343GG11
出願人引用 (1件)
-
回路板の製造方法
公報種別：公開公報
出願番号：特願平5-211941
出願人：松下電工株式会社
審査官引用 (3件)
前のページに戻る
