特許

J-GLOBAL ID：200903030194595451

半導体回路およびその作製方法

発明者： 高山 徹 ,  竹村 保彦
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願平5-086746
公開番号（公開出願番号）：特開平6-275807
出願日： 1993年03月22日
公開日（公表日）： 1994年09月30日
要約：

【要約】【目的】 アモルファスシリコンを用いた薄膜ダイオード(TFD)と結晶性シリコンを用いた薄膜トランジスタ(TFT)を有する半導体回路を低温で製造する方法を提供する。【構成】 アモルファスシリコン膜を形成し、TFTとなるべき領域にはニッケル、鉄、コバルト、白金等のアモルファスシリコンの結晶化を促進する触媒元素を有する被膜を密着させるか、あるいは触媒元素をイオン注入等の手段で導入し、その後、TFT、TFDを形成する。しかる後に、基板の歪み温度よりも低い温度でアニールしてドーピング不純物の活性化をおこなう。この結果、TFTは結晶化シリコンによって構成され、TFDはアモルファスシリコンによって構成される半導体回路が形成される。

請求項（抜粋）：

基板上に形成された少なくとも1つの薄膜トランジスタと少なくとも1つの薄膜ダイオードを有し、前記薄膜トランジスタの活性領域(チャネル形成領域)を形成する半導体膜は、前記薄膜ダイオードのN型領域、P型領域および真性領域(I層)と同じ層の半導体膜であり、また、前記薄膜トランジスタの活性領域に含まれるシリコンの結晶化を促進する触媒元素の濃度は1×1017cm-3もしくはそれ以上の濃度、かつ2×1020cm-3未満の濃度であることを特徴とする半導体回路。

IPC (3件)：

H01L 27/146 ,  H01L 27/092 ,  H01L 29/784

FI (3件)：

H01L 27/14 C ,  H01L 27/08 321 B ,  H01L 29/78 311 C

引用特許：

審査官引用 (4件)

• 特開平4-206969
  
• 特開昭63-142807
  
• イメージセンサの製造方法
  公報種別：公開公報   出願番号：特願平3-196832   出願人：富士ゼロツクス株式会社
• 半導体装置とその製造方法
  公報種別：公開公報   出願番号：特願平3-221874   出願人：株式会社日立製作所