特許

J-GLOBAL ID：200903030195208036

積層型回路モジュール及びその製造方法

発明者： 笹谷 卓也 ,  川北 晋一郎 ,  川原 伸章
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平10-360917
公開番号（公開出願番号）：特開2000-183283
出願日： 1998年12月18日
公開日（公表日）： 2000年06月30日
要約：

【要約】【課題】電極配置や部品サイズなどの制約を受けることなく配置の自由度を高くできるとともに、小型化を図ることができる積層型回路モジュール及びその製造方法を提供する。【解決手段】配線基板1の上に配線2,3が形成され、その上に絶縁層8が形成され、絶縁層8にはベアチップ12が配線2,3と電気的に接続された状態で内蔵されている。絶縁層8の上面に配線10,11が形成され、絶縁層8の上に絶縁層9が積層されている。絶縁層9にベアチップ16が配線10,11と電気的に接続された状態で内蔵され、絶縁層8においてフィードスルー電極21,22が配線2,3,10,11に電気的に接続された状態で内蔵されている。配線やベアチップをビルドアップ構造で配置することで、電極配置や部品サイズなどの制約を受けることがない。

請求項（抜粋）：

第1の配線と、前記第1の配線の上に形成された第1の絶縁層と、前記第1の絶縁層において前記第1の配線と電気的に接続された状態で内蔵された第1の表面実装部品と、前記第1の絶縁層の上面に形成された第2の配線と、前記第1の絶縁層の上に積層された第2の絶縁層と、前記第2の絶縁層において前記第2の配線と電気的に接続された状態で内蔵された第2の表面実装部品と、前記第1の絶縁層において前記第1と第2の配線に電気的に接続された状態で内蔵されたフィードスルー電極と、を備えたことを特徴とする積層型回路モジュール。

IPC (3件)：

H01L 25/10 ,  H01L 25/11 ,  H01L 25/18

引用特許：

審査官引用 (3件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平9-099502   出願人：日本電気株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平6-262130   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 特開昭54-021170