特許
J-GLOBAL ID:200903030215718451
半導体装置の製造方法と半導体装置
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
高橋 敬四郎
公報種別:公開公報
出願番号(国際出願番号):特願2000-243930
公開番号(公開出願番号):特開2002-057308
出願日: 2000年08月11日
公開日(公表日): 2002年02月22日
要約:
【要約】【課題】 レアメタル層と絶縁層との接着力を向上する。【解決手段】 (ア)レアメタルで形成された下側電極を表面に有する半導体基板上に、高い誘電率を有する酸化物高誘電体または酸化物強誘電体で形成されたキャパシタ誘電体層を堆積する工程と、(イ)前記キャパシタ誘電体層上に、レアメタルで形成された上側電極層、接着層を含む積層を形成する工程と(ウ)前記積層をパターニングする工程と、(エ)パターニングされた前記積層を化学的に処理して前記積層の表面層を除去する工程と、(オ)前記化学的に処理した積層を覆って前記半導体基板上に層間絶縁層を形成する工程とを含む半導体装置の製造方法。
請求項(抜粋):
(ア)下側電極を表面に有する半導体基板上に、高い誘電率を有する酸化物高誘電体または酸化物強誘電体で形成されたキャパシタ誘電体層を堆積する工程と、(イ)前記キャパシタ誘電体層上に、上側電極層、接着層を含む積層を形成する工程と(ウ)前記積層をパターニングする工程と、(エ)パターニングされた前記積層を化学的に処理して前記積層の表面層を除去する工程と、(オ)前記化学的に処理した積層を覆って前記半導体基板上に層間絶縁層を形成する工程とを含む半導体装置の製造方法。
IPC (3件):
H01L 27/108
, H01L 21/8242
, H01L 27/105
FI (3件):
H01L 27/10 651
, H01L 27/10 444 B
, H01L 27/10 621 C
Fターム (13件):
5F083AD24
, 5F083AD31
, 5F083FR02
, 5F083JA06
, 5F083JA13
, 5F083JA35
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA53
, 5F083MA06
, 5F083MA17
, 5F083PR21
引用特許:
審査官引用 (3件)
-
集積回路キャパシタ及びメモリ
公報種別:公開公報
出願番号:特願平10-184477
出願人:テキサスインスツルメンツインコーポレイテツド
-
表面処理方法および洗浄装置
公報種別:公開公報
出願番号:特願平10-346817
出願人:株式会社神戸製鋼所
-
特開昭59-016978
前のページに戻る