特許
J-GLOBAL ID：200903030217385107

高誘電率薄膜と半導体装置及びそれぞれの製造方法

発明者：
大谷 成元

大谷 成元 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-175549
公開番号（公開出願番号）：特開平8-045925
出願日： 1994年07月27日
公開日（公表日）： 1996年02月16日
要約：
【要約】【目的】 すでに半導体素子が形成されている半導体基板上に、半導体素子の特性劣化を起こさせない低温で、チタン酸ストロンチウム薄膜を形成し、高誘電率・低リーク電流特性を有するキャパシタを半導体素子と同一半導体基板上に集積化する。【構成】 半導体基板上に、低温で非晶質の酸化チタンTiO<SB>X </SB>(0<X<2)薄膜を形成し、その上にSrTiO<SB>3 </SB>膜を成膜し、酸素アニールを行うことにより、高誘電率・低リーク電流特性を有するキャパシタを半導体素子と同一半導体基板上に集積化する。
請求項（抜粋）：
主成分がSr<SB>1-X </SB>TiO<SB>3</SB>(但し、0<X<1)である表面層を有し、主成分がチタン酸ストロンチウム(SrTiO<SB>3 </SB>)である薄膜からなることを特徴とする高誘電率薄膜。
IPC (10件)：
H01L 21/316 ,  C04B 35/46 ,  C23C 14/08 ,  H01B 3/00 ,  H01B 3/12 326 ,  H01L 21/314 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242
FI (3件)：
C04B 35/46 E ,  H01L 27/04 C ,  H01L 27/10 651
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM