特許
J-GLOBAL ID：200903030227770513
メモリデバイス
発明者：
,
出願人/特許権者：
代理人 (1件)：
土井 健二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-083618
公開番号（公開出願番号）：特開2000-285672
出願日： 1999年03月26日
公開日（公表日）： 2000年10月13日
要約：
【要約】【課題】外部電源電圧が変動しても、センスアンプの活性化タイミングが適切に制御されるメモリデバイスを提供する。【解決手段】ワード線とビット線の交差位置に配置されるメモリセルと、第1の活性化信号に応答して前記ワード線を駆動するワード線ドライバと、前記第1の活性化信号を遅延させ第2の活性化信号を生成する遅延回路と、前記メモリセルから読み出した電圧を前記第2の活性化信号に応答して増幅するセンスアンプとを備えるメモリデバイスにおいて、前記ワード線ドライバに供給する第1の電源電圧と、前記遅延回路に供給する第2の電源電圧とを有し、前記第2の電源電圧は、前記第1の電源電圧に従って生成される。従って、外部電源電圧の変動によりセンスアンプの活性化タイミングが早まることはなく、必要なWL-LE間隔を安定して確保することができる。
請求項（抜粋）：
ワード線とビット線の交差位置に配置されるメモリセルと、第1の活性化信号に応答して前記ワード線を駆動するワード線ドライバと、前記第1の活性化信号を遅延させ第2の活性化信号を生成する遅延回路と、前記メモリセルから読み出した電圧を前記第2の活性化信号に応答して増幅するセンスアンプとを備えるメモリデバイスにおいて、前記ワード線ドライバに供給する第1の電源電圧と、前記遅延回路に供給する第2の電源電圧とを有し、前記第2の電源電圧は、前記第1の電源電圧に従って生成されることを特徴とするメモリデバイス。
IPC (2件)：
G11C 11/407
, G11C 11/409
G11C 11/34 354 D
, G11C 11/34 353 E
, G11C 11/34 354 F
5B024AA01
, 5B024AA15
, 5B024BA09
, 5B024BA13
, 5B024BA21
, 5B024BA23
, 5B024BA27
, 5B024CA07
