特許

J-GLOBAL ID：200903030287765292

半導体装置とその製造方法

発明者： 西坂 禎一郎 ,  神保 敏且 ,  河野 隆樹
出願人/特許権者： NECエレクトロニクス株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2002-080718
公開番号（公開出願番号）：特開2003-282743
出願日： 2002年03月22日
公開日（公表日）： 2003年10月03日
要約：

【要約】【課題】サリサイド構造のゲート電極の形成時に、基板表面のサリサイド化による導電層間の短絡の発生を防止し、歩留まり、信頼性を向上する半導体記憶装置の製造方法を提供。【解決手段】基板上に、第1の酸化膜、窒化膜、第2の酸化膜を積層してなる絶縁膜207を形成し、該絶縁膜の上に、サリサイド構成のゲート電極を形成するサリサイド工程を有する半導体装置の製造方法において、基板上のゲート電極直下以外の領域にも絶縁膜207を残存させることで、前記サリサイド工程において、基板201とN+拡散層213とのシリサイド反応を防止する。

請求項（抜粋）：

基板上に、第1の酸化膜、窒化膜、及び第2の酸化膜をこの順に積層してなる絶縁膜を形成する工程と、前記絶縁膜の上に、サリサイド構成のゲート電極を形成するサリサイド工程と、を有する半導体装置の製造方法において、前記基板上の前記ゲート電極直下の領域以外の領域にも、前記絶縁膜を残存させることで、前記サリサイド工程において、シリサイド化対象外の領域の前記基板表面のシリサイド反応を防止する、ことを特徴とする半導体装置の製造方法。

IPC (7件)：

H01L 21/8247 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 27/10 481 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (5件)：

H01L 27/10 481 ,  H01L 27/10 434 ,  H01L 29/78 371 ,  H01L 27/08 102 H ,  H01L 27/08 102 C

Fターム (31件)：

5F048AB01 ,  5F048AC01 ,  5F048BA01 ,  5F048BB06 ,  5F048BB16 ,  5F048BC06 ,  5F048BE03 ,  5F048BF06 ,  5F048BF16 ,  5F048BG01 ,  5F048BG12 ,  5F048DA25 ,  5F083EP18 ,  5F083EP22 ,  5F083GA06 ,  5F083GA27 ,  5F083JA35 ,  5F083JA53 ,  5F083KA06 ,  5F083KA08 ,  5F083LA12 ,  5F083LA16 ,  5F083MA06 ,  5F083MA19 ,  5F083PR43 ,  5F083PR53 ,  5F083ZA21 ,  5F101BA45 ,  5F101BB02 ,  5F101BD10 ,  5F101BF05

引用特許：

審査官引用 (4件)

• 半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願2000-233456   出願人：富士通株式会社
• 不揮発性半導体メモリ装置および製造方法
  公報種別：公開公報   出願番号：特願2000-351444   出願人：富士通株式会社
• 不揮発性半導体記憶装置の製造方法
  公報種別：公開公報   出願番号：特願平11-300401   出願人：富士通株式会社
• NROMの製造方法
  公報種別：公開公報   出願番号：特願2000-229200   出願人：サイファン・セミコンダクターズ・リミテッド

引用文献：

審査官引用 (1件)

• Effect of H2 Content on Reliability of Ultrathin In-Situ Steam Generated(ISSG) SiO2