半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2006-139823
公開番号（公開出願番号）：特開2007-110073
出願日： 2006年05月19日
公開日（公表日）： 2007年04月26日
要約：

【課題】不揮発性メモリセルのデータ書き込みおよび消去用の素子において、チャネル全面のFNトンネル電流によりデータを書き換える。【解決手段】フラッシュメモリの形成領域の半導体基板1Sのn型の埋込ウエルDNW内にp型のウエルHPW1〜HPW3を互いに分離した状態で設け、そのウエルHPW1〜HPW3にそれぞれ容量部C、データ書き込み・消去用の容量部CWEおよびデータ読み出し用のMIS・FETQRを配置した。データ書き込み・消去用の容量部CWEでは、チャネル全面のFNトンネル電流によりデータの書き換え(書き込みおよび消去)を行う。【選択図】図13

請求項（抜粋）：

第1主面およびその裏側の第2主面を有する半導体基板と、前記半導体基板の第1主面に配置された主回路形成領域と、前記半導体基板の第1主面に配置された不揮発性メモリ領域とを備え、前記不揮発性メモリ領域には、前記半導体基板の主面に形成された第1導電型の第1ウエルと、前記第1導電型とは反対の導電型を有する第2導電型のウエルであって、前記第1ウエルに内包されるように配置された第2ウエルと、前記第2導電型のウエルであって、前記第2ウエルとは電気的に分離された状態で、前記第2ウエルに対して沿うように、前記第1ウエルに内包されるように配置された第3ウエルと、前記第2導電型のウエルであって、前記第2ウエルおよび前記第3ウエルとは電気的に分離された状態で、前記第2ウエルに対して沿うように、前記第1ウエルに内包されるように配置された第4ウエルと、前記第2ウエル、前記第3ウエルおよび前記第4ウエルに平面的に重なるように配置された不揮発性メモリセルとを備え、前記不揮発性メモリセルは、前記第2ウエル、前記第3ウエルおよび前記第4ウエルに平面的に重なるように第1方向に延在して配置された浮遊ゲート電極と、前記浮遊ゲート電極が前記第2ウエルに平面的に重なる第1位置に形成されたデータ書き込みおよび消去用の素子と、前記浮遊ゲート電極が前記第3ウエルに平面的に重なる第2位置に形成されたデータ読み出し用の電界効果トランジスタと、前記浮遊ゲート電極が前記第4ウエルに平面的に重なる第3位置に形成された容量素子とを有し、前記データ書き込みおよび消去用の素子は、前記浮遊ゲート電極の前記第1位置に形成される第1電極と、前記第1電極および前記半導体基板の間に形成される第1絶縁膜と、前記第2ウエル内において前記第1電極を挟み込む位置に形成される第2導電型の一対の半導体領域と、前記第2ウエルとを有し、前記データ読み出し用の電界効果トランジスタは、前記浮遊ゲート電極の前記第2位置に形成される第2電極と、前記第2電極および前記半導体基板の間に形成される第2絶縁膜と、前記第3ウエル内において前記第2電極を挟み込む位置に形成された第1導電型の一対の半導体領域とを有し、前記容量素子は、前記浮遊ゲート電極の前記第3位置に形成される第3電極と、前記第3電極および前記半導体基板の間に形成される第3絶縁膜と、前記第4ウエル内において前記第3電極を挟み込む位置に形成される第2導電型の一対の半導体領域と、前記第4ウエルとを有することを特徴とする半導体装置。

IPC (11件)：

H01L 21/824 , H01L 27/115 , H01L 29/788 , H01L 29/792 , H01L 27/10 , H01L 21/823 , H01L 27/088 , H01L 27/092 , H01L 21/822 , H01L 27/04 , G11C 16/04

FI (7件)：

H01L27/10 434 , H01L29/78 371 , H01L27/10 481 , H01L27/08 102A , H01L27/08 321B , H01L27/04 C , G11C17/00 623Z

Fターム (80件)：

5B125BA09 , 5B125CA16 , 5B125DB01 , 5B125EB01 , 5B125FA07 , 5F038AC03 , 5F038AC05 , 5F038AC15 , 5F038AC17 , 5F038AC18 , 5F038DF04 , 5F038DF05 , 5F038DF11 , 5F038EZ13 , 5F038EZ14 , 5F038EZ15 , 5F038EZ20 , 5F048AA05 , 5F048AB01 , 5F048AB03 , 5F048AC01 , 5F048AC03 , 5F048AC10 , 5F048BA01 , 5F048BB03 , 5F048BB05 , 5F048BB08 , 5F048BC03 , 5F048BC06 , 5F048BC18 , 5F048BD10 , 5F048BE02 , 5F048BE03 , 5F048BE04 , 5F048BE09 , 5F048BF06 , 5F048BF07 , 5F048BF11 , 5F048BF15 , 5F048BF16 , 5F048BF17 , 5F048BF18 , 5F048BG13 , 5F048BH07 , 5F048DA23 , 5F083EP03 , 5F083EP13 , 5F083ER09 , 5F083ER19 , 5F083ER22 , 5F083ER30 , 5F083GA28 , 5F083JA35 , 5F083JA39 , 5F083LA03 , 5F083MA06 , 5F083MA19 , 5F083NA01 , 5F083PR29 , 5F083PR39 , 5F083PR40 , 5F083PR43 , 5F083PR44 , 5F083PR53 , 5F083PR54 , 5F083ZA13 , 5F083ZA14 , 5F101BA02 , 5F101BA18 , 5F101BB12 , 5F101BD07 , 5F101BD21 , 5F101BD27 , 5F101BD35 , 5F101BD36 , 5F101BE02 , 5F101BE05 , 5F101BE07 , 5F101BH03 , 5F101BH19

引用特許：

出願人引用 (3件)

EEPROMデバイス
公報種別：公開公報出願番号：特願2000-380060 出願人：テキサスインスツルメンツインコーポレイテツド
半導体集積回路
公報種別：公開公報出願番号：特願2000-071079 出願人：株式会社日立製作所
USP6788574のFig.7,Fig.4A-4C

審査官引用 (4件)

不揮発性メモリセル及びEEPROM
公報種別：公開公報出願番号：特願2005-342079 出願人：NECエレクトロニクス株式会社
半導体装置、及びその製造方法
公報種別：公開公報出願番号：特願2003-436525 出願人：株式会社GENUSION
EEPROMデバイス
公報種別：公開公報出願番号：特願2000-380060 出願人：テキサスインスツルメンツインコーポレイテツド

全件表示

前のページに戻る