特許

J-GLOBAL ID：200903030747944395

メモリ試験装置

発明者： 葭葉 一道
出願人/特許権者： 株式会社アドバンテスト
公報種別：公開公報
出願番号（国際出願番号）：特願平8-182754
公開番号（公開出願番号）：特開平10-011996
出願日： 1996年06月24日
公開日（公表日）： 1998年01月16日
要約：

【要約】【課題】 本発明は、メモリの試験において、1サイクル内の時分割された出力パターンの論理比較を高速におこなうメモリ試験装置を提供する。【解決手段】 PDS20から出力される信号を受けて、任意独立に2本の期待値パターンEXP1、EXP2を選択出力する期待値選択回路45と、前記期待値パターンEXP1、EXP2と、被試験メモリ70の論理出力とを受けて、独立の2系統で論理比較する論理比較回路55とを具備して1サイクル中に2つの期待値で論理比較可能とした解決手段。

請求項（抜粋）：

PDS(20)から出力される信号を受けて、任意独立に2本の期待値パターン(EXP1、EXP2)を選択出力する期待値選択回路(45)と、前記期待値パターン(EXP1、EXP2)と、被試験メモリ(70)の論理出力とを受けて、独立の2系統で論理比較する論理比較回路(55)と、を具備して1サイクル内に2つの期待値で論理比較可能としたことを特徴としたメモリ試験装置。

IPC (2件)：

G11C 29/00 303 ,  G01R 31/28

FI (3件)：

G11C 29/00 303 A ,  G01R 31/28 B ,  G01R 31/28 D

引用特許：

審査官引用 (3件)

• パターン発生器
  公報種別：公開公報   出願番号：特願平6-220977   出願人：株式会社アドバンテスト
• 特開昭53-114621
  
• 高速メモリデバイス検査方法および装置
  公報種別：公開公報   出願番号：特願平8-109600   出願人：安藤電気株式会社