特許
J-GLOBAL ID:200903030755739792

クロック断検出回路

発明者:
出願人/特許権者:
代理人 (1件): 工藤 宣幸
公報種別:公開公報
出願番号(国際出願番号):特願平9-089207
公開番号(公開出願番号):特開平10-283058
出願日: 1997年04月08日
公開日(公表日): 1998年10月23日
要約:
【要約】【課題】 検出動作及び構成共にアナログレベルのクロック断検出回路しか存在しなかった。【解決手段】 クロック断検出回路を、複数個の状態記憶素子からなる第1及び第2のクロック断状態検出手段と、その出力の論理和を求める演算手段とで構成する。そして、両クロック断状態検出手段には、セット信号として、クロック信号に対して長周期のセット信号を入力する。一方、一方のクロック断状態検出手段には、そのリセット信号としてクロック信号を与え、他方のクロック断状態検出手段には、そのリセット信号としてクロック信号の反転信号を与える。
請求項(抜粋):
クロック供給源より供給されるクロック信号の供給断の発生を検出するクロック断検出回路において、セット入力端及びリセット入力端を有する複数個の状態記憶素子が縦列接続されており、上記複数個の状態記憶素子における各セット入力端に上記クロック信号に対して長周期のセット信号を入力すると共に、上記複数個の状態記憶素子における各リセット入力端に上記クロック信号を入力する第1のクロック断状態検出手段と、セット入力端及びリセット入力端を有する複数個の状態記憶素子が縦列接続されており、上記複数個の状態記憶素子における各セット入力端に上記クロック信号に対して長周期のセット信号を入力すると共に、上記複数個の状態記憶素子における各リセット入力端に上記クロック信号と反転周期の反転クロック信号を入力する第2のクロック断状態検出手段と、上記第1及び第2のクロック断状態検出手段から2段目以降の状態記憶素子から出力される出力の論理和を求め、当該演算結果をクロック断検出信号として出力する演算手段とを備えることを特徴とするクロック断検出回路。
引用特許:
審査官引用 (16件)
  • 入力信号断検出回路
    公報種別:公開公報   出願番号:特願平7-023595   出願人:日本電気エンジニアリング株式会社
  • クロック断検出回路
    公報種別:公開公報   出願番号:特願平4-119417   出願人:富士通株式会社
  • 特開昭63-142913
全件表示

前のページに戻る