特許
J-GLOBAL ID：200903030796674913

モノリシック半導体集積回路

発明者：
サルバトーレ スカチアノーチェ

サルバトーレ スカチアノーチェ について


出願人/特許権者：
コ.リ.エンメ.メ.コンソルツィオ ペル ラ リチェルカ スーラ ミクロエレットロニカ ネル メッツォジオールノ

コ.リ.エンメ.メ.コンソルツィオ ペル ラ リチェルカ スーラ ミクロエレットロニカ ネル メッツォジオールノ について


代理人 (1件)： 石田 敬 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-117247
公開番号（公開出願番号）：特開平10-051011
出願日： 1997年05月07日
公開日（公表日）： 1998年02月20日
要約：
【要約】【課題】 逆閾値電圧装置に接続される熱補償装置内の抵抗比を小さくして高精度に製造可能にするとともに専有エリアを減少させる。【解決手段】 ツエナーダイオードチェイン(220-240)である所定逆導通閾値の装置(210)を備えたモノリシック半導体集積回路は、その装置に直列接続され、互いに直列接続された複数のVbe掛け算器からなる熱補償装置(250)を有する。Vbe掛け算器の各々は、抵抗分割器(R1i ,R2i )と低電圧トランジスタ(Ti )又は2つ以上のダーリントン形態の低電圧トランジスタで形成されている。
請求項（抜粋）：
所定の逆導通閾値を持つ装置(210)と、その逆導通閾値装置(210)に直列に接続された熱補償装置(250)とを備えるモノリシック半導体集積回路において、前記熱補償装置(250)は、互いに直列接続された複数のVbe掛け算器を備え、そのVbe掛け算器の各々は、Vbe掛け算器の第1の端子(Ei )と第2の端子(Ci )の間に直列接続された第1及び第2の抵抗器(R1i ,R2i )で構成された抵抗分割器(R1i,R2i )と、そのVbe掛け算器の第1及び第2の端子にそれぞれ接続されたエミッタ端子(Ei )及びコレクタ端子(Ci )と、前記抵抗分割器(R1i ,R2i )の中間タップに接続されたベース端子(Bi )とを持つ第1のトランジスタ(Ti )とを備えることを特徴とするモノリシック半導体集積回路。
IPC (3件)：
H01L 29/866 ,  H01L 27/04 ,  H01L 21/822
FI (2件)：
H01L 29/90 C ,  H01L 27/04 R
引用特許：
審査官引用 (13件)
全件表示

前のページに戻る

TOP

BOTTOM