半導体集積回路装置およびその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：伊東忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-049609
公開番号（公開出願番号）：特開2006-237263
出願日： 2005年02月24日
公開日（公表日）： 2006年09月07日
要約：

【課題】 nチャネルMOSトランジスタ上に引張り応力膜を形成し、nチャネルMOSトランジスタのチャネル領域に上下方向に圧縮応力を印加し、動作速度を向上させると同時に、同じ基板上に形成されたpチャネルMOSトランジスタのチャネル領域に、同じ引張り応力膜から上下方向に圧縮応力が印加されて動作速度が低下する問題を軽減する。【解決手段】引張り応力膜のうち、pチャネルMOSトランジスタを覆う部分の少なくともゲート電極基部近傍に、Geを斜め方向からイオン注入により、導入されたGeイオンが側壁絶縁膜表面近傍にまで到達するように導入する工程と、さらにGeをイオン注入した引張り応力膜を、Ge濃度の高い部分において選択エッチングして除去し、pチャネルMOSトランジスタのゲート電極側壁面を覆う引張り応力膜の引張り応力が、前記ゲート電極直下のチャネル領域に伝達される応力伝播経路を遮断する。【選択図】図5

請求項（抜粋）：

基板と、前記基板上に素子分離領域により画成された第1および第2の素子領域と、前記第1の素子領域に形成されたnチャネルMOSトランジスタと、前記第2の素子領域に形成されたpチャネルMOSトランジスタとよりなり、前記nチャネルMOSトランジスタは、前記第1の素子領域中において前記nチャネルMOSトランジスタのチャネル領域に対応して、第1のゲート絶縁膜を介して形成され、両側壁面上に側壁絶縁膜を担持し、n型にドープされた第1のゲート電極と、前記第1の素子領域中、前記第1のゲート電極の両側に形成された、n型のソースおよびドレイン領域と、前記第2の素子領域中において前記pチャネルMOSトランジスタのチャネル領域に対応して、第2のゲート絶縁膜を介して形成され、両側壁面上に側壁絶縁膜を担持し、p型にドープされた第2のゲート電極と、前記第2の素子領域中、前記第2のゲート電極の両側に形成された、p型のソースおよびドレイン領域とよりなる半導体集積回路装置において、前記基板上には、前記第1および第2の素子領域にわたって、前記第1の素子領域においては前記第1のゲート電極を、その側壁絶縁膜を含めて連続的に覆うように、また前記第2の素子領域においては前記第2のゲート電極を、その側壁絶縁膜を含めて覆うように引張り応力膜が形成され、前記引張り応力膜は、前記第2の素子領域中、少なくとも前記第2のゲート電極の基部近傍において膜厚を減少させていることを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 27/092 , H01L 21/823

FI (2件)：

H01L27/08 321A , H01L27/08 321E

Fターム (18件)：

5F048AC03 , 5F048BA01 , 5F048BA14 , 5F048BB01 , 5F048BB06 , 5F048BB07 , 5F048BB08 , 5F048BB11 , 5F048BB12 , 5F048BC06 , 5F048BC07 , 5F048BC18 , 5F048BE03 , 5F048BF06 , 5F048BF11 , 5F048BF16 , 5F048BG13 , 5F048DA27

引用特許：

出願人引用 (1件)

半導体装置及びその製造方法
公報種別：再公表公報出願番号：JP2001005633 出願人：株式会社ルネサステクノロジ, 株式会社日立超エル・エス・アイ・システムズ

審査官引用 (5件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2001-342667 出願人：株式会社日立製作所
特開平3-188637
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2002-076182 出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ

全件表示

前のページに戻る