特許
J-GLOBAL ID:200903086090458920

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 春日 讓
公報種別:公開公報
出願番号(国際出願番号):特願2001-008306
公開番号(公開出願番号):特開2002-217410
出願日: 2001年01月16日
公開日(公表日): 2002年08月02日
要約:
【要約】【課題】高速で低電力な半導体装置を提供することにある。【解決手段】MOSトランジスタは、半導体基板101とゲート電極105aとの間に介在する酸化チタンゲート絶縁膜104aを有している。酸化チタンの主結晶構造はアナターゼ型である。半導体基板のチャンネル領域は、膜20によって引張ひずみ状態となっている。
請求項(抜粋):
半導体基板とゲート電極との間に介在する酸化チタンゲート絶縁膜を有するMOSトランジスタが形成された半導体装置において、上記酸化チタンの主結晶構造がアナターゼ型であるとともに、上記半導体基板のチャンネル領域のひずみ状態が引張ひずみ状態になっていることを特徴とする半導体装置。
IPC (2件):
H01L 29/78 ,  H01L 29/43
FI (2件):
H01L 29/78 301 G ,  H01L 29/62 G
Fターム (30件):
4M104BB01 ,  4M104BB16 ,  4M104BB18 ,  4M104BB28 ,  4M104BB33 ,  4M104BB35 ,  4M104BB36 ,  4M104BB40 ,  4M104CC05 ,  4M104DD17 ,  4M104EE03 ,  4M104EE15 ,  4M104EE16 ,  4M104EE17 ,  4M104FF13 ,  4M104GG09 ,  5F040DA02 ,  5F040DB03 ,  5F040DC01 ,  5F040EC01 ,  5F040EC04 ,  5F040EC07 ,  5F040EC08 ,  5F040EC09 ,  5F040ED01 ,  5F040ED03 ,  5F040EK05 ,  5F040EL06 ,  5F040EM10 ,  5F040FA07
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る