特許
J-GLOBAL ID：200903031067054200
バ-チカルFETトランジスタ及び該バ-チカルFETトランジスタの作製方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
矢野 敏雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-278819
公開番号（公開出願番号）：特開2000-114512
出願日： 1999年09月30日
公開日（公表日）： 2000年04月21日
要約：
【要約】【課題】 電気的特性の改善されたバーチカルFETトランジスタ及び種々のチャネル長のトランジスタの作成を付加的なマスク平面を使用せずに可能にする相応の作製方法を提供すること。【解決手段】 トレンチの内部に配されているゲートにより特徴づけられチャネル、ソース及びドレインは、サブストレート中にトレンチ壁に設けられ、ゲートは、ドレイン端子、接続部をリング状に囲繞し、該ドレイン端子、接続部は、サブストレート表面から、トレンチ底部に設けられたドレインのところまで延在する。ゲート生成の際の斜め方向打ち込みの使用により、種々の幅を有するサブストレート上に、種々のチャネル長さのバーチカルFETトランジスタを作製できる。
請求項（抜粋）：
半導体サブストレート(1)にて作成されているバーチカルMOSトランジスタにおいて、前記サブストレートにトレンチ(2)が設けられており、前記トレンチは、サブストレート表面から深所内へ延在しており、ドレイン領域(5)が、半導体サブストレート(1)にてトレンチ底部及びトレンチ壁の下方領域につづいて1つのドープ領域により形成されており、ソース領域(9)が、トレンチの上方領域にてトレンチ壁につづいて、半導体サブストレート(1)の1つのドープ領域により形成されており、チャネル領域(10)が、半導体サブストレートの1つの領域によりトレンチ壁につづいてトレンチの中央領域内に形成されており、ゲート(13)がトレンチ(2)の内部に配されており、そして、上方(12)ないし下方(7)の絶縁層によりソースないしドレイン領域から絶縁分離され、ゲート誘電体(11)によりチャネル領域から絶縁分離されており、ゲート(13)は、ゲートから絶縁分離されたドレイン端子、接続部(16)をリング状に囲繞しており、前記のドレイン端子、接続部(16)は、サブストレート表面からドレイン端子、接続部(5)のところまで延在していることを特徴とするバーチカルFETトランジスタ。
引用特許：
前のページに戻る
