特許

J-GLOBAL ID：200903031205887952

半導体基板およびその製造方法

発明者： 薮原 良樹 ,  笈田 和彦
出願人/特許権者： 住友電気工業株式会社
代理人 (1件)： 長谷川 芳樹 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-360369
公開番号（公開出願番号）：特開平11-191544
出願日： 1997年12月26日
公開日（公表日）： 1999年07月13日
要約：

【要約】【課題】 その上に積層すべきエピタキシャル層の特性低下を有効に防止できる半導体基板を提供する。【解決手段】 半導体基板をコロイダルシリカを含有する研磨剤で鏡面研磨した後、アミン系洗浄剤でpH10.5〜14に維持しつつ、該研磨後の基板を洗浄して前記研磨剤を除去する。

請求項（抜粋）：

鏡面研磨され、且つ低Si濃度の表面を有する半導体基板であって;且つ、前記低Si濃度が、前記鏡面研磨された基板表面上へ半導体エピタキシャル層を製膜した際に、該製膜により形成されたエピタキシャル層/基板の界面において8×1017cm-3以下となるSi濃度であることを特徴とする半導体基板。

IPC (2件)：

H01L 21/304 622 ,  B08B 3/08

FI (2件)：

H01L 21/304 622 Q ,  B08B 3/08 Z

引用特許：

審査官引用 (2件)

• 半導体ウエーハの平坦化法
  公報種別：公開公報   出願番号：特願平10-191327   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
• 化合物半導体単結晶
  公報種別：公開公報   出願番号：特願平3-212846   出願人：信越半導体株式会社