特許
J-GLOBAL ID：200903031307811527
半導体装置およびその製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
梶原 辰也
公報種別：公開公報
出願番号（国際出願番号）：特願平11-286725
公開番号（公開出願番号）：特開2001-110837
出願日： 1999年10月07日
公開日（公表日）： 2001年04月20日
要約：
【要約】【課題】 BGAの短いワイヤと長いワイヤのワイヤクロスを防止する。【解決手段】 BGA・LSIの配線基板3には複数本の信号線用インナリード5が放射状に、信号線用インナリード5群の内側に電源用インナリード6が正方形枠に敷設され、配線基板3のキャビティー13の底にはチップ15がボンディング層14でボンディングされる。電源用インナリード6と電極パッド16間に短いワイヤ17が、信号線用インナリード5と電極パッド16間に長いワイヤ18がワイヤボンディングされる際、短いワイヤ17の第二ボンディング部の位置が電源用インナリード6に設定された正規の位置に対してチップ15の正規の位置に対する位置ずれ量に対応してずらされて、短いワイヤ17と長いワイヤ18とのワイヤクロスが発生するのを防止される。【効果】 ワイヤクロスによる短絡不良の発生を防止できる。
請求項（抜粋）：
半導体チップとインナリードとの間に長さの異なるワイヤが複数本宛交互にワイヤボンディングされた半導体装置において、長いワイヤの間に配置された短いワイヤの第二ボンディング部が前記半導体チップの前記インナリードに対する位置ずれ量に対応して正規の位置からずらされていることを特徴とする半導体装置。
IPC (3件)：
H01L 21/60 301
, H01L 21/60
, H01L 23/12
H01L 21/60 301 A
, H01L 21/60 301 D
, H01L 21/60 301 L
, H01L 23/12 L
5F044AA05
, 5F044AA19
, 5F044AA20
, 5F044DD02
, 5F044HH00
