特許
J-GLOBAL ID:200903031406285330
半導体集積回路、これを備えた時計及び電子機器
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
井上 一 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-302647
公開番号(公開出願番号):特開2002-111005
出願日: 2000年10月02日
公開日(公表日): 2002年04月12日
要約:
【要約】【課題】 SOI構造のデバイスの特徴に応じて適用し、超低消費電力動作が可能な半導体集積回路、これを備えた時計及び電子機器を提供する。【解決手段】 第1の電位を供給する第1の電源線と、第1の電位よりも低い第2の電位を供給する第2の電源線と、第1及び第2の電源線に電気的に接続される定電圧発生回路90と、定電圧発生回路90によって発生される第1の電位を基準とした定電圧を供給するための第3の電源線94と、第1及び第3の電源線に電気的に接続される動作回路92とを含み、定電圧発生回路90を構成するトランジスタの少なくとも一部はボディ領域とソース領域とが電気的に接続された部分空乏型のSOI構造の電界効果トランジスタから構成され、動作回路92を構成するトランジスタの少なくとも一部はボディ領域が電気的にフローティング状態である部分空乏型のSOI構造の電界効果トランジスタから構成される。
請求項(抜粋):
第1の電位を供給する第1の電源線と、前記第1の電位よりも低い第2の電位を供給する第2の電源線と、前記第1及び第2の電源線に電気的に接続される定電圧発生回路と、前記定電圧発生回路によって発生される、前記第1の電位を基準とした定電圧を供給するための第3の電源線と、前記第1及び第3の電源線に電気的に接続される動作回路と、を含み、前記定電圧発生回路を構成するトランジスタの少なくとも一部は、ボディ領域とソース領域とが電気的に接続された部分空乏型のSOI構造の電界効果トランジスタから構成され、前記動作回路を構成するトランジスタの少なくとも一部は、ボディ領域が電気的にフローティング状態である部分空乏型のSOI構造の電界効果トランジスタから構成されることを特徴とする半導体集積回路。
IPC (5件):
H01L 29/786
, G04G 1/00 303
, H01L 27/04
, H01L 21/822
, H01L 27/08 331
FI (6件):
G04G 1/00 303
, H01L 27/08 331 E
, H01L 29/78 614
, H01L 27/04 D
, H01L 29/78 613 A
, H01L 29/78 626 B
Fターム (43件):
2F002AA07
, 2F002AB04
, 2F002AB06
, 2F002AD08
, 2F002AE01
, 2F002BA02
, 2F002BA04
, 2F002CB02
, 2F002CB11
, 2F002DA00
, 2F002EA01
, 2F002ED02
, 2F002GA04
, 2F002GA06
, 5F038BB08
, 5F038BB09
, 5F038DF08
, 5F038EZ06
, 5F038EZ20
, 5F048AA00
, 5F048AA09
, 5F048AB08
, 5F048AB10
, 5F048AC03
, 5F048BA16
, 5F048BB03
, 5F048BB14
, 5F048BD01
, 5F048BE09
, 5F048BF16
, 5F048BF17
, 5F048BG05
, 5F110AA08
, 5F110AA09
, 5F110AA15
, 5F110BB04
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110GG02
, 5F110GG12
, 5F110GG60
, 5F110NN78
引用特許:
審査官引用 (4件)
-
論理回路
公報種別:公開公報
出願番号:特願平10-159221
出願人:株式会社デンソー
-
半導体装置
公報種別:公開公報
出願番号:特願平7-083455
出願人:株式会社東芝
-
発振回路および遅延回路
公報種別:公開公報
出願番号:特願平9-047191
出願人:日本電気株式会社
前のページに戻る