特許
J-GLOBAL ID：200903031474381216
半導体装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-221427
公開番号（公開出願番号）：特開2000-114474
出願日： 1999年08月04日
公開日（公表日）： 2000年04月21日
要約：
【要約】【課題】 電気的特性や信頼性等に優れたスタック型DRAMのキャパシタを得る。【解決手段】 MISトランジスタのソース又はドレインの一方にプラグを介して接続された下部電極76と、下部電極上に形成されたキャパシタ絶縁膜77と、キャパシタ絶縁膜上に形成された上部電極78とからなる電荷保持用のキャパシタを有する半導体装置であって、下部電極76は、プラグ73が埋め込まれた穴内に埋め込まれプラグに対して自己整合的に形成された第1の構成部と、第1の構成部上及び第1の構成部の外側の領域上に形成され断面の面積が第1の構成部の断面の面積よりも広い第2の構成部とからなり、第1の構成部及び第2の構成部は連続膜によって一体に形成されている。
請求項（抜粋）：
MISトランジスタのソース又はドレインの一方に接続された下部電極と、前記下部電極の上面及び側面上に形成されたキャパシタ絶縁膜と、前記キャパシタ絶縁膜上に形成された上部電極とからなる電荷保持用のキャパシタを有する半導体装置であって、前記下部電極の側面は上方から下方に向かって徐々に広がるように形成されており、前記下部電極の底部近傍の側面は前記キャパシタ絶縁膜とは異なる絶縁膜に接していることを特徴とする半導体装置。
IPC (2件)：
H01L 27/108
, H01L 21/8242
