特許
J-GLOBAL ID：200903031890467049
ビット誤り測定装置
出願人/特許権者：
アンリツ株式会社
アンリツ株式会社 について
代理人 (1件)： 鈴江 武彦 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-176396
公開番号（公開出願番号）：特開平10-022981
出願日： 1996年07月05日
公開日（公表日）： 1998年01月23日
要約：
【要約】【課題】 たとえ誤り率の高い入力データであったとしても、確実に同期確立でき、ビット誤り測定能率を向上する。【解決手段】 入力データa1 が書込まれる入力データメモリ12と、基準データb1 を記憶する基準データメモリ18と、入力データメモリに記憶された入力データと基準データメモリに記憶された基準データとが所定ビット数ずつ入力され、入力された各所定ビット数のデータ相互間の相関Rを算出する相関演算部14とを設けている。相関演算部に入力される入力データと基準データとの間の相対的なビット位置関係を1ビットづつ変更していった場合における順次算出される相関Rの最大値を求め、最大相関値に対応するビット位置関係を維持するように基準データメモリから基準データを順次読出していき、ビット誤り測定部で入力データと基準データとを比較して入力データのビット誤りを検出する。
請求項（抜粋）：
複数ビットからなる基準データを予め記憶する基準データメモリ(18)と、前記複数ビットからなる基準データを含む入力データと前記基準データメモリに記憶された基準データの所定ビット数ずつを受領しそれらの相関を算出する相関演算部(14)と、この相関演算部に入力される入力データと前記基準データメモリに記憶された基準データとの間の相対的なビット位置関係を変更していった場合に前記相関演算部が順次算出する相関の最大値を求める最大相関検出部(21)と、前記入力される入力データと前記基準データメモリに記憶された基準データとの間の相対的なビット位置関係が前記相関の最大値を示す位置関係を維持するように前記基準データメモリから基準データを順次読出していく基準データ発生手段(19,20) と、前記入力データメモリから順次読出される入力データの各ビット値と前記基準データメモリから読出された基準データの各ビット値とを比較して前記入力データのビット誤りを検出するビット誤り測定部(13,22) とを備えたビット誤り測定装置。
IPC (3件)：
FI (3件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved