特許
J-GLOBAL ID：200903032016565746
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
宮園 博一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-266413
公開番号（公開出願番号）：特開2001-093974
出願日： 1999年09月21日
公開日（公表日）： 2001年04月06日
要約：
【要約】【課題】接続孔配線の線幅が増加するのを防止することができるとともに、接続部分の抵抗を低減することが可能な半導体装置を提供する。【解決手段】この半導体装置では、隣接するコンタクトホールが互いに接続されているとともに、その隣接するコンタクトホール内に形成された隣接する接続孔配線2a(2b)同士が互いに接続されている。
請求項（抜粋）：
第1導電層上に形成され、前記第1導電層に達するとともに端部が互いに接続された第1開口部と第2開口部とを有する層間絶縁膜と、前記第1開口部内に埋め込まれた第1配線と、前記第2開口部内に埋め込まれ、前記第1配線と接続された第2配線とを備えた、半導体装置。
Fターム (13件)：
5F033JJ01
, 5F033KK01
, 5F033MM01
, 5F033MM17
, 5F033MM21
, 5F033NN01
, 5F033NN30
, 5F033NN33
, 5F033QQ01
, 5F033QQ26
, 5F033QQ37
, 5F033XX08
, 5F033XX09
