特許
J-GLOBAL ID:200903032440744618

半導体集積回路装置

発明者:
出願人/特許権者:
代理人 (1件): 鈴木 章夫
公報種別:公開公報
出願番号(国際出願番号):特願平5-290063
公開番号(公開出願番号):特開平7-122604
出願日: 1993年10月26日
公開日(公表日): 1995年05月12日
要約:
【要約】【目的】 半導体集積回路装置(半導体チップ)の電気的検査を可能にする一方で、好適な金属線のボンディングを可能にして他ピン化を実現する。【構成】 半導体チップ1の周辺部に微小端子寸法の第1の入出力端子2を微小ピッチ寸法で配列し、その内側の領域に第2の入出力端子3を第1の入出力端子よりも大きな端子寸法およびピッチ寸法で配列し、かつ各入出力端子2,3を接続部4により個々に電気接続する。第2の入出力端子3に対して金属線のボンディングを行うことにより、位置精度を確保して高信頼性のボンディングが実現される。また、第1の入出力端子2を半導体チップの周辺部に1列に配置することにより、検査装置のプローブの当接を可能とし、検査の容易化を実現する。
請求項(抜粋):
半導体集積回路を形成した半導体チップの周辺部に微小ピッチ寸法で配列された微小端子寸法の複数の第1の入出力端子と、この第1の入出力端子よりも内側の領域に前記第1の入出力端子の端子寸法およびピッチ寸法よりも大きな端子寸法およびピッチ寸法で配列され、かつそれぞれが前記第1の入出力端子に個々に電気接続された複数の第2の入出力端子とを備えることを特徴とする半導体集積回路装置。
IPC (2件):
H01L 21/66 ,  H01L 21/3205
FI (2件):
H01L 21/88 T ,  H01L 21/88 R
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る