特許
J-GLOBAL ID：200903032480005540
A/D変換器および直流オフセット補正方法
発明者：
出願人/特許権者：
代理人 (1件)：
谷 義一
公報種別：公開公報
出願番号（国際出願番号）：特願平9-000163
公開番号（公開出願番号）：特開平9-331259
出願日： 1997年01月06日
公開日（公表日）： 1997年12月22日
要約：
【要約】【課題】 変調器の出力における直流オフセットを補正すること。【解決手段】 ディジタル信号が直流オフセットを含まないように補正されるA/D変換器10aが、アナログ信号をディジタル信号に変換するために備えられている。好ましくは、A/D変換器10aは、デルタ・シグマ変調器20およびオフセット補正回路を備えている。オフセット補正回路はアップ/ダウン・カウンタ14およびレジスタ16を含み、変調器20の出力に結合されるか、ノイズ・キャンセル・ロジック22の出力に結合されている。オフセット補正回路は、変調器20からの単一ビット出力を校正するかまたはノイズ・キャンセル・ロジック22からの多ビット出力を校正する。カウント値は格納され、通常の動作モード中は、その後に変調器に印加されたディジタル表現のアナログ入力信号から減算される。
請求項（抜粋）：
第1の入力端子と第1の出力端子とを有し、前記第1の入力端子に入力されるアナログ信号に応じて前記第1の出力端子にディジタル信号を出力する変調器と、前記第1の出力端子に接続され、校正期間中に、前記変調器の入力端子に所定のアナログ信号が入力され、該アナログ信号に応じて出力されるディジタル信号に基づいたディジタル・オフセット値を記憶するオフセット記憶回路と、前記変調器の出力信号から前記オフセット記憶回路の出力端子を加減算するように結合され、通常動作中に前記変調器の出力信号から前記ディジタル・オフセット値を減算する加算点とを備え、直流オフセットを補正することを特徴とするA/D変換器。
IPC (2件)：
FI (2件)：
引用特許：
前のページに戻る
