特許
J-GLOBAL ID：200903032495388209

半導体装置及びその製造方法

発明者：
徳重 信明

徳重 信明 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平11-344933
公開番号（公開出願番号）：特開2001-168338
出願日： 1999年12月03日
公開日（公表日）： 2001年06月22日
要約：
【要約】【課題】さらなる半導体装置の高集積化に対応することができ、SOIトランジスタにおける寄生容量をより低減することができ、SOIトランジスタの動作時と待機時とで異なるバイアス電圧を印加することによりさらに高速化を図ることができるとともに、しきい値を制御し、フローティングボディ効果の抑制を十分に達成し得る半導体装置及びその製造方法を提供することを目的とする。【解決手段】半導体基板11、21上に埋め込み絶縁膜12、22を介して半導体層13、23が形成されたSOI基板10、20の半導体層13、23にMOSトランジスタが形成されてなる半導体装置であって、前記MOSトランジスタにより構成される半導体回路の動作状態と待機状態とで、それぞれ異なるバイアス電圧が半導体基板11、21に印加されてなる半導体装置。
請求項（抜粋）：
半導体基板上に埋め込み絶縁膜を介して半導体層が形成されたSOI基板の半導体層にMOSトランジスタが形成されてなる半導体装置であって、前記MOSトランジスタにより構成される半導体回路の動作状態と待機状態とで、それぞれ異なるバイアス電圧が前記半導体基板に印加されてなる半導体装置。
IPC (5件)：
H01L 29/786 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/08 331 ,  H01L 27/12
FI (7件)：
H01L 27/08 331 E ,  H01L 27/12 Z ,  H01L 29/78 626 B ,  H01L 27/08 321 B ,  H01L 29/78 613 A ,  H01L 29/78 617 N ,  H01L 29/78 626 C
Fターム (30件)：
5F048AA01 ,  5F048AC03 ,  5F048AC04 ,  5F048BA15 ,  5F048BA16 ,  5F048BE03 ,  5F048BE09 ,  5F048BG14 ,  5F110AA02 ,  5F110AA04 ,  5F110AA06 ,  5F110AA09 ,  5F110AA15 ,  5F110AA16 ,  5F110BB04 ,  5F110CC02 ,  5F110DD01 ,  5F110DD05 ,  5F110DD06 ,  5F110DD13 ,  5F110DD14 ,  5F110DD22 ,  5F110DD30 ,  5F110GG02 ,  5F110GG03 ,  5F110GG04 ,  5F110GG12 ,  5F110GG24 ,  5F110GG25 ,  5F110NN62
引用特許：
出願人引用 (5件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平8-125795   出願人：株式会社デンソー
  • 特開平2-211668
  • 特開平2-294076
全件表示
審査官引用 (5件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平8-125795   出願人：株式会社デンソー
  • 特開平2-211668
  • 特開平2-294076
全件表示

前のページに戻る

TOP

BOTTOM