ダイヤモンドトランジスタ及びその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (4件)：浅村皓 , 浅村肇 , 浅野裕一郎 , 安藤克則
公報種別：公表公報
出願番号（国際出願番号）：特願2008-508329
公開番号（公開出願番号）：特表2008-539575
出願日： 2006年04月28日
公開日（公表日）： 2008年11月13日
要約：

トランジスタ、典型的にはMESFETを製造する方法は、ダイヤモンド材料のさらなる層を堆積させることができる成長面を有する単結晶ダイヤモンド材料を含む基板を形成することを含む。基板は、好ましくは、CVDプロセスにより形成され、高純度である。成長面は、3nm以下の二乗平均平方根粗さを有するか、又は3nmを超える段差若しくは突起部を有しない。さらなるダイヤモンド層が、成長面上に堆積され、トランジスタの活性領域を定める。任意選択のn+遮蔽層を基板内又は基板上に形成し、続いて、高純度ダイヤモンドの追加層を堆積する。この方法の一実施形態では、真性ダイヤモンドの層は、高純度層の上面に直接形成され、その後に、ホウ素ドープ(「デルタドープ」)層が続く。デルタドープ層内にトレンチが形成され、これによりゲート領域を定める。

請求項（抜粋）：

トランジスタを製造する方法であって、 (d)ダイヤモンド材料の他の層を堆積できる成長面を有し、前記成長面又はその一領域は3nm以下の二乗平均平方根粗さを有するか、又は3nmを超える段差若しくは突起部を持たない、単結晶ダイヤモンド材料を含む基板を実現する工程と、 (e)複数の他のダイヤモンド層を基板成長面上に堆積する工程と、 (f)適切な接触部をそれぞれのダイヤモンド層に取り付けて、これによりトランジスタ構造を定める工程とを含む方法。

IPC (3件)：

H01L 21/338 , H01L 29/812 , H01L 21/205

FI (2件)：

H01L29/80 B , H01L21/205

Fターム (29件)：

5F045AA09 , 5F045AB07 , 5F045AC07 , 5F045AC11 , 5F045AC15 , 5F045AC16 , 5F045AC19 , 5F045AF02 , 5F045AF12 , 5F045AF13 , 5F045DA60 , 5F045EB15 , 5F102FA00 , 5F102GB01 , 5F102GC01 , 5F102GD01 , 5F102GD10 , 5F102GJ02 , 5F102GL02 , 5F102GM02 , 5F102GM07 , 5F102GQ01 , 5F102GR01 , 5F102GR04 , 5F102GR06 , 5F102GT02 , 5F102HC01 , 5F102HC04 , 5F102HC15

引用特許：

審査官引用 (1件)

電界効果トランジスタ
公報種別：公開公報出願番号：特願平6-221785 出願人：住友電気工業株式会社

引用文献：

審査官引用 (3件)

前のページに戻る